首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> pll-vco

壓控振蕩器(VCO)的設(shè)計

  • 壓控振蕩器(以下簡稱VCO)已經(jīng)成為當(dāng)今無線收發(fā)器系統(tǒng)中不可缺少的模塊, 它是鎖相環(huán)中最重要的block, 他的噪聲性能直接決定了PLL輸出相位噪聲的噪聲性能. 有關(guān)PLL整體的分析和設(shè)計, 我們將在后期重點討論. 這里先重點
  • 關(guān)鍵字： 設(shè)計  VCO  振蕩器  

PLL電路設(shè)計原理

  • 在通信機(jī)等所使用的振蕩電路，其所要求的頻率范圍要廣，且頻率的穩(wěn)定度要高。

    無論多好的LC振蕩電路，其頻率的穩(wěn)定度，都無法與晶體振蕩電路比較。但是，晶體振蕩器除了可以使用數(shù)字電路分頻以外，其頻率幾乎無法
  • 關(guān)鍵字： PLL  電路設(shè)計  原理    

PLL-VCO制作方法介紹

  • 在此說明以晶體振蕩器做為基準(zhǔn)振蕩器，將其與VCO以及PLL電路組合成為信號產(chǎn)生器的情形也被稱為頻率合成器。
    此一PLL-VCO電路的設(shè)計規(guī)格如表l所示。振蕩頻率范圍為40M~60MHz內(nèi)的10MHz寬。每一頻率階段(step)寬幅為10
  • 關(guān)鍵字： PLL-VCO  方法    

采用PLL的IC的頻率N（1~10）倍增電路介紹

  • 電路的功能很多電路都要求把頻率準(zhǔn)確地倍增，使用PLL電路可很容易組成滿足這種要求的電路。例如主振頻率為1KHZ，若使用倍增器內(nèi)插10個脈沖，可變成10KHZ的脈沖信號。在VCO中，即使主振頻率發(fā)生變化，也能獲得跟蹤主振
  • 關(guān)鍵字： PLL  10  IC的  頻率    

PLL技術(shù)簡介及其在合成頻率源中的應(yīng)用

  • 1 引言　　頻率源是現(xiàn)代射頻和微波電子系統(tǒng)的心臟,其性能直接影響整個電子系統(tǒng)的功能，成為非常重要的部件?！　☆l率源分為二大類：自激振蕩源和合成頻率源。常見的自激振蕩源有晶體振蕩器、腔體振蕩器、介質(zhì)振蕩器、
  • 關(guān)鍵字： PLL  技術(shù)簡介  合成  頻率源    

50~150MHZ高頻VCO電路功能及工作原理

  • 電路的功能本電路是50~150MHZ高頻電壓控制振蕩器，可在通信機(jī)、信號發(fā)生器等高頻電路中與PLL電路配合使用。若在控制電壓端加4~5V的直流置偏，使話音等信號在這里加權(quán)，則可作為FM調(diào)制器使用。電路工作原理本電路是高
  • 關(guān)鍵字： 工作  原理  功能  電路  高頻  VCO  150MHZ  

頻率為3~30MHZ的高頻VCO電路功能及工作原理

  • 電路的功能這是一種可在3M~30MHZ頻率使用的電壓控制振蕩器，在通信機(jī)或信號發(fā)生器等測量儀器中，可與PLL電路配合使用。振蕩回路采用了變形克拉著振蕩電路方式，晶體管TR1的參數(shù)變動對振蕩頻率影響不大。電路工作原理
  • 關(guān)鍵字： 功能  工作  原理  電路  VCO  30MHZ  高頻  頻率  

利用低噪聲LDO調(diào)節(jié)器ADP150為ADF4350 PLL和VCO供電

  • 電路功能與優(yōu)勢本電路利用低噪聲、低壓差(LDO)線性調(diào)節(jié)器為寬帶集成PLL和VCO供電。寬帶壓控振蕩器(VCO)可能對電源噪聲較為敏感，因此，為實現(xiàn)最佳性能，建議使用超低噪聲調(diào)節(jié)器。圖1所示電路使用完全集成的小數(shù)N分
  • 關(guān)鍵字： PLL  VCO  供電  ADF4350  ADP150  噪聲  LDO  調(diào)節(jié)器  利用  

基于DDS+PLL在電臺設(shè)計中的應(yīng)用

  • PLL(鎖相環(huán))頻率合成通過鎖相環(huán)完成頻率的加、減、乘、除運算。該方法結(jié)構(gòu)簡單、便于集成，且輸出頻率高、頻 ...
  • 關(guān)鍵字： DDS  PLL  電臺設(shè)計  

Cosmic Circuits宣布經(jīng)硅驗證的PLL組合

  • 　　Cosmic Circuits，領(lǐng)先的差異化模擬和混合信號IP核提供商，今日宣布其PLL在多個工藝技術(shù)節(jié)點下經(jīng)過硅驗證。 　　Cosmic Circuits提供納米技術(shù)節(jié)點差異化模擬IP核的廣泛組合，其范圍覆蓋數(shù)模轉(zhuǎn)換器、用于無線和音頻的模擬前后端平臺、電源管理、時鐘以及移動行業(yè)處理器接口(MIPI)。 　　系統(tǒng)時鐘PLL在55和40納米工藝技術(shù)中實現(xiàn)，并且將為SoC設(shè)計者提供各種可供選擇的模擬和數(shù)字PLL – 包括無需任何外部元件便可支持32 kHz～2000 MHz輸入頻率的PLL
  • 關(guān)鍵字： PLL  MIPI  

信號鏈基礎(chǔ)知識#54誰是音頻時鐘的“老板”，誰是主，誰是從呢

鑒頻鑒相器的指標(biāo)對鎖相環(huán)(PLL)死區(qū)及抖動性能的影

  • 該應(yīng)用筆記討論了鑒頻鑒相器的指標(biāo)對鎖相環(huán)(PLL)死區(qū)及抖動性能的影響。在使用電荷泵環(huán)路濾波的PLL設(shè)計中，通過產(chǎn)生具有最小脈寬的鑒相輸出脈沖，可以減輕PLL的死區(qū)效應(yīng)和相關(guān)的鎖相環(huán)抖動。鎖相環(huán)廣泛用于電信行業(yè)，
  • 關(guān)鍵字： PLL  鑒頻鑒相器  抖動  指標(biāo)    

基于DDS+PLL的X―Band信號源設(shè)計

  • 摘要：將DDS和PLL技術(shù)結(jié)合起來，采用DDS直接激勵PLL的混合頻率合成方案完成了X波段微波變頻信號源的設(shè)計，一定程度上解決了頻率分辨率、頻率轉(zhuǎn)換速度和相位噪聲的問題，并完成了實機(jī)研制、系統(tǒng)聯(lián)調(diào)試驗和測試。結(jié)果表
  • 關(guān)鍵字： Band  DDS  PLL  信號源    

基于PLL技術(shù)的電源管理設(shè)計

  • 摘要　　鎖相環(huán)（PLL）是現(xiàn)代通信系統(tǒng)的基本構(gòu)建模塊PLLs通常用在無線電接收機(jī)或發(fā)射機(jī)中，主要提供本振（LO）功能；也可用于時鐘信號分配和降噪，而且越來越多地用作高采樣速率模數(shù)或數(shù)模轉(zhuǎn)換的時鐘源。由于每一代
  • 關(guān)鍵字： 管理  設(shè)計  電源  技術(shù)  PLL  基于  

鎖相環(huán)（PLL）的電源管理設(shè)計

  • 本文討論圖1所示的基本PLL方案，并考察每個構(gòu)建模塊的電源管理要求。圖1.顯示各種電源管理要...
  • 關(guān)鍵字： 電源管理  VCO  LDO  濾波    
共178條 7/12 |‹ « 3 4 5 6 7 8 9 10 11 12 »

pll-vco介紹

您好，目前還沒有人創(chuàng)建詞條pll-vco!
歡迎您創(chuàng)建該詞條，闡述對pll-vco的理解，并與今后在此搜索pll-vco的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473