rf-fpga 文章進(jìn)入rf-fpga技術(shù)社區(qū)

FPGA：提升創(chuàng)新能力本土企業(yè)頑強(qiáng)生長(zhǎng)

　　“如今，F(xiàn)PGA(現(xiàn)場(chǎng)可編程門陣列)可以自如地協(xié)助半導(dǎo)體企業(yè)和系統(tǒng)設(shè)計(jì)企業(yè)將創(chuàng)意和產(chǎn)品快速得以實(shí)現(xiàn)，因此，在加速這些企業(yè)自主創(chuàng)新進(jìn)程中，F(xiàn)PGA起著越來(lái)越重要的作用。”在日前于西安舉行的2010年(第二屆)中國(guó)FPGA產(chǎn)業(yè)發(fā)展論壇上，中國(guó)半導(dǎo)體行業(yè)協(xié)會(huì)秘書長(zhǎng)陳賢向與會(huì)聽眾強(qiáng)調(diào)了FPGA在中國(guó)半導(dǎo)體行業(yè)自主創(chuàng)新歷程中的重要貢獻(xiàn)。來(lái)自國(guó)內(nèi)外數(shù)十家企業(yè)、高等院校和科研機(jī)構(gòu)的200多名代表參加了本次論壇，“可編程技術(shù)加速中國(guó)科技創(chuàng)新”正是此次論壇的主題。　　
關(guān)鍵字： FPGA 半導(dǎo)體

一種基于FPGA的高速通信系統(tǒng)研究與設(shè)計(jì)

0引言遠(yuǎn)程通信系統(tǒng)和遠(yuǎn)程監(jiān)控系統(tǒng)對(duì)信號(hào)傳輸有兩方面的要求：一方面要求接口靈活且有較高的數(shù)據(jù)傳...
關(guān)鍵字：高速通信系統(tǒng) FPGA

基于FPGA控制的LED漢字滾動(dòng)顯示器設(shè)計(jì)

現(xiàn)了基于FPGA硬件及VHDL語(yǔ)言設(shè)計(jì)的LED點(diǎn)陣漢字滾動(dòng)顯示，可通過(guò)按鍵選擇，控制其滾動(dòng)方式：左移或者右移及上移或者下移等。闡述了LED點(diǎn)陣顯示漢字的原理，給出了點(diǎn)陣漢字滾動(dòng)顯示控制器的原理圖、部分VHDL源程序及時(shí)序仿真圖并進(jìn)行了詳細(xì)的分析，提出了系統(tǒng)擴(kuò)展成實(shí)現(xiàn)16×16點(diǎn)陣漢字滾動(dòng)的改動(dòng)思路。
關(guān)鍵字： FPGA LED 漢字滾動(dòng)顯示

基于FPGA的三軸伺服控制器設(shè)計(jì)與實(shí)現(xiàn)

針對(duì)某機(jī)載三軸運(yùn)動(dòng)平臺(tái)的高精度伺服控制要求，設(shè)計(jì)了基于FPGA的伺服控制器。重點(diǎn)對(duì)硬件中的控制模塊、驅(qū)動(dòng)模塊、通信模塊和軟件中的中斷、復(fù)位、A／D轉(zhuǎn)換等子程序進(jìn)行了設(shè)計(jì)與實(shí)現(xiàn)。尤其是在驅(qū)動(dòng)模塊設(shè)計(jì)中，詳細(xì)探討了力矩電機(jī)的反饋環(huán)節(jié)參數(shù)給定模式。通過(guò)后續(xù)的仿真測(cè)試，驗(yàn)證了該三軸伺服控制器的有效性。
關(guān)鍵字： FPGA 伺服制器設(shè)計(jì)

球形檢測(cè)器在MIMO通信系統(tǒng)中的應(yīng)用及FPGA實(shí)現(xiàn)

關(guān)鍵字：空分復(fù)用球形檢測(cè)器 MIMO系統(tǒng) FPGA

一種基于FPGA的?？臻g管理器的研究和設(shè)計(jì)

航空航天、工業(yè)控制、汽車電子和核電站建設(shè)等領(lǐng)域的高速發(fā)展，對(duì)嵌入式操作系統(tǒng)實(shí)時(shí)性的要求越來(lái)越高。同...
關(guān)鍵字： FPGA ?？臻g管理中斷嵌套棧任務(wù)棧

一種基于FPGA的溫度自動(dòng)控制系統(tǒng)研究設(shè)計(jì)

溫度控制系統(tǒng)應(yīng)用廣泛，溫度是一個(gè)重要而普遍的熱工參數(shù)。常規(guī)的溫度控制方法是設(shè)定一個(gè)溫度范圍，超出設(shè)定...
關(guān)鍵字： FPGA 溫度自動(dòng)控制傳感器 LM35

賽靈思與VSofts演示基于賽靈思FPGA的低延時(shí)實(shí)時(shí)H.264/AVC-I IP核壓縮解決方案

　　球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司與Vanguard Software Solutions 公司 (VSofts) 在 IBC2010 大會(huì)上聯(lián)合演示了 VSofts H.264/AVC-I IP 核的強(qiáng)大功能：能實(shí)現(xiàn)超低延時(shí)，且其現(xiàn)場(chǎng)可編程門陣列 (FPGA) 實(shí)施方案不僅符合國(guó)際電信聯(lián)盟 (ITU) 和 Panasonic AVC-Intra 標(biāo)準(zhǔn)，而且還支持業(yè)界標(biāo)準(zhǔn)的編解碼器，能在實(shí)時(shí)視頻廣播應(yīng)用中確保源視頻到編碼視頻的最小延遲。　　VSofts 市場(chǎng)營(yíng)銷副總裁 Felix Nemirovsky
關(guān)鍵字：賽靈思 FPGA IP核

NI全新高通道數(shù)擴(kuò)展機(jī)箱幫助LabVIEW FPGA和C系列產(chǎn)品擴(kuò)展I/O數(shù)

　　美國(guó)國(guó)家儀器有限公司(National Instruments，簡(jiǎn)稱NI)近日發(fā)布NI 9157和NI 9159 MXI-Express RIO機(jī)箱，以及NI 9148以太網(wǎng)RIO機(jī)箱，這三款新產(chǎn)品在現(xiàn)有的NI 9144 EtherCAT機(jī)箱基礎(chǔ)上，進(jìn)一步擴(kuò)展了NI基于各種總線的高通道數(shù)擴(kuò)展機(jī)箱系列產(chǎn)品。利用NI可重配置I/O(RIO)技術(shù)，這些機(jī)箱將基于現(xiàn)場(chǎng)可編程門陣列(FPGA)的硬件和C系列I/O應(yīng)用到了需要數(shù)百甚至數(shù)千通道數(shù)的應(yīng)用。每一個(gè)擴(kuò)展機(jī)箱含有一個(gè)可用NI LabVIEW FPGA模塊編
關(guān)鍵字： NI FPGA LabVIEW

RF芯片IA4420在無(wú)線數(shù)據(jù)傳輸中的應(yīng)用

IA4420/21是射頻收發(fā)一體芯片，IA4420工作在315/433/868/915MHz頻段，IA4421工作在 433/868/915MHz頻段。芯片的工作電壓為2.2～5.4V，采用低功耗模式，待機(jī)電流為0.3mu;A，采用FSK調(diào)制模式，發(fā)射功率為 5～8dbm，接
關(guān)鍵字：數(shù)據(jù)傳輸應(yīng)用無(wú)線 IA4420 芯片 RF

基于FPGA的DDS設(shè)計(jì)及實(shí)現(xiàn)

針對(duì)DDS頻率轉(zhuǎn)換時(shí)間短，分辨率高等優(yōu)點(diǎn)，提出了基于FPGA芯片設(shè)計(jì)DDS系統(tǒng)的方案。該方案利用A1tera公司的QuartusⅡ開發(fā)軟件，完成DDS核心部分即相位累加器和ROM查找表的設(shè)計(jì)，可得到相位連續(xù)、頻率可變的信號(hào)，并通過(guò)單片機(jī)配置FPGA的E2PROM完成對(duì)DDS硬件的下載，最后完成每個(gè)模塊與系統(tǒng)的時(shí)序仿真。經(jīng)過(guò)電路設(shè)計(jì)和模塊仿真，驗(yàn)證了設(shè)計(jì)的正確性。由于FPGA的可編程性，使得修改和優(yōu)化DDS的功能非?？旖?。
關(guān)鍵字： FPGA DDS

Actel FPGA現(xiàn)可配合加密內(nèi)核對(duì)抗DPA攻擊

　　愛特公司(Actel CorporaTIon) 宣布其多種FPGA產(chǎn)品現(xiàn)可搭配使用加密內(nèi)核，對(duì)抗差分功率分析(differential Power analysis, DPA)攻擊。采用SmartFusion、Fusion、ProASIC3和 IGLOO的設(shè)計(jì)人員現(xiàn)可通過(guò)使用IP Cores公司(IP Cores, Inc.)的AES、GCM或ECC IP內(nèi)核，保護(hù)其密鑰不受DPA攻擊。IP Cores是專業(yè)提供主要用于安全和加密領(lǐng)域的半導(dǎo)體用IP內(nèi)核的供應(yīng)商，而這些內(nèi)核則是首次商業(yè)化地用于FPGA的
關(guān)鍵字： Actel FPGA

基于Java的FPGA可編程嵌入式系統(tǒng)

基于Java的FPGA可編程嵌入式系統(tǒng),　　傳統(tǒng)的嵌入式產(chǎn)品只能實(shí)現(xiàn)某種特定的功能，不能滿足用戶可變的豐富多彩的應(yīng)用需求。為解決這個(gè)問(wèn)題，本文設(shè)計(jì)并實(shí)現(xiàn)了一種使用Java作為軟件平臺(tái)的基于FPGA的可編程嵌入式系統(tǒng)，以實(shí)現(xiàn)系統(tǒng)對(duì)多種本地應(yīng)用和網(wǎng)絡(luò)的
關(guān)鍵字：嵌入式系統(tǒng) 可編程 FPGA Java 基于

FPGA/CPLD狀態(tài)機(jī)的穩(wěn)定性設(shè)計(jì)

FPGA/CPLD狀態(tài)機(jī)的穩(wěn)定性設(shè)計(jì),　　隨著大規(guī)模和超大規(guī)模FPGA/CPLD器件的誕生和發(fā)展,以HDL(硬件描述語(yǔ)言)為工具、FPGA/CPLD器件為載體的EDA技術(shù)的應(yīng)用越來(lái)越廣泛.從小型電子系統(tǒng)到大規(guī)模SOC(Systemonachip)設(shè)計(jì),已經(jīng)無(wú)處不在.在FPGA/CPLD設(shè)計(jì)中,狀
關(guān)鍵字：設(shè)計(jì) 穩(wěn)定性狀態(tài) FPGA/CPLD

FPGA全局時(shí)鐘資源相關(guān)原語(yǔ)及使用

FPGA全局時(shí)鐘資源相關(guān)原語(yǔ)及使用,　FPGA全局時(shí)鐘資源一般使用全銅層工藝實(shí)現(xiàn)，并設(shè)計(jì)了專用時(shí)鐘緩沖與驅(qū)動(dòng)結(jié)構(gòu)，從而使全局時(shí)鐘到達(dá)芯片內(nèi)部的所有可配置單元(CLB)、I/O單元(IOB)和選擇性塊RAM(Block Select RAM)的時(shí)延和抖動(dòng)都為最小。為了適應(yīng)復(fù)雜
關(guān)鍵字：相關(guān) 使用資源時(shí)鐘全局 FPGA