首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> rf-fpga

頻分分路中高速FFT的實現(xiàn)

  • 摘    要：本文介紹了多相陣列FFT在星上多載波數(shù)字化分路中的應用，并針對星上處理的實時高速處理要求，提出了一種FFT的實現(xiàn)方案，并用一片F(xiàn)PGA芯片驗證了其正確性和可行性。關鍵詞：FFT；FPGA；頻分分路 多載波信號的數(shù)字化分路是衛(wèi)星通信星上處理技術的關鍵技術之一，數(shù)字化分路技術主要有并行濾波器組分路、樹形濾波器組分路和多相陣列FFT分路三種。在通道數(shù)較多時，多相陣列FFT有效地使用了抽取技術，且FFT算法具有很高的計算效率，本文所討論的就是該方法中FFT的實現(xiàn)。
  • 關鍵字： FFT  FPGA  頻分分路  

基于FPGA的可編程定時器/計數(shù)器8253的設計與實現(xiàn)

  • 摘    要：本文介紹了可編程定時器/計數(shù)器8253的基本功能，以及一種用VHDL語言設計可編程定時器/計數(shù)器8253的方法，詳述了其原理和設計思想，并利用Altera公司的FPGA器件ACEX 1K予以實現(xiàn)。關鍵詞：FPGA；IP；VHDL 引言在工程上及控制系統(tǒng)中，常常要求有一些實時時鐘，以實現(xiàn)定時或延時控制，如定時中斷，定時檢測，定時掃描等，還要求有計數(shù)器能對外部事件計數(shù)。要實現(xiàn)定時或延時控制，有三種主要方法：軟件定時、不可編程的硬件定時、可編程的硬件定時器。其中可編
  • 關鍵字： FPGA  IP  VHDL  

256級灰度LED點陣屏顯示原理及基于FPGA的電路設計

  • 摘    要：本文提出了一種LED點陣屏實現(xiàn)256級灰度顯示的新方法。詳細分析了其工作原理。并依據(jù)其原理，設計出了基于FPGA 的控制電路。關鍵詞：256級灰度；LED點陣屏；FPGA；電路設計 引言256級灰度LED點陣屏在很多領域越來越顯示出其廣闊的應用前景，本文提出一種新的控制方式，即逐位分時控制方式。隨著大規(guī)模可編程邏輯器件的出現(xiàn)，由純硬件完成的高速、復雜控制成為可能。 逐位分時點亮工作原理所謂逐位分時點亮，即從一個字節(jié)數(shù)據(jù)中依次提取出一位數(shù)據(jù)，分8次點亮對應的像
  • 關鍵字： 256級灰度  FPGA  LED點陣屏  電路設計  發(fā)光二極管  LED  

一種高效的復信號處理芯片設計

  • 摘    要：本文提出了一種高效的復信號處理芯片的設計方法。本芯片是某雷達信號處理機的一部分，接收3組ADC的輸出復數(shù)據(jù)，依次完成去直流、加窗、512點FFT、求功率譜和累加3組信號的功率譜等功能。在這5種功能中，加窗、512點FFT和求功率譜復用一個蝶形單元。本芯片由單片F(xiàn)PGA實現(xiàn)，計算精度高、速度較快，滿足雷達系統(tǒng)的實時處理要求。關鍵詞：  FFT；蝶形單元；塊浮點；功率譜； FPGA 引言復信號處理芯片是某雷達系統(tǒng)的一部分。雷達系統(tǒng)的實時處理特點要求芯片運
  • 關鍵字： FFT  FPGA  蝶形單元  功率譜  塊浮點  

采用FPGA實現(xiàn)脈動陣列

  • 微電子學的發(fā)展徹底改變了計算機的設計：集成電路技術增加了能夠安裝到單個芯片中的元器件數(shù)目及其復雜度。因此，采用這種技術可以構建低成本、專用的外圍器件，從而迅速地解決復雜的問題。
  • 關鍵字： FPGA  脈動  陣列    

基于AD9430的數(shù)據(jù)采集系統(tǒng)設計

  • 摘   要：本文介紹了高速ADC AD9430的功能，詳細說明了使用高速FPGA來控制AD9430構成高速(140MSPS)、高精度(12位)數(shù)據(jù)采集系統(tǒng)的設計方法，并給出了具體實現(xiàn)的系統(tǒng)框圖和測試結果。關鍵詞：數(shù)據(jù)采集；FPGA；AD9430引言結合實際任務的要求，本文提出了一種基于AD9430的高速數(shù)據(jù)采集系統(tǒng)，主要用于采集雷達回波。在這個系統(tǒng)中，選用高速邏輯器件控制A/D轉換和FIFO存儲，同時通過FPDP(Front Panel Data Port)總線將采集的數(shù)據(jù)發(fā)送出去。由
  • 關鍵字： AD9430  FPGA  數(shù)據(jù)采集  

基于FPGA的非對稱同步FIFO設計

  • 摘    要：本文在分析了非對稱同步FIFO的結構特點及其設計難點的基礎上，采用VHDL描述語言，并結合FPGA，實現(xiàn)了一種非對稱同步FIFO的設計。關鍵詞：非對稱同步FIFO；VHDL；FPGA；DLL；BlockRAM引言FIFO是一種常用于數(shù)據(jù)緩存的電路器件，可應用于包括高速數(shù)據(jù)采集、多處理器接口和通信中的高速緩沖等各種領域。然而在某些應用，例如在某數(shù)據(jù)采集和處理系統(tǒng)中，需要通過同步FIFO來連接8位A/D和16位數(shù)據(jù)總線的MCU，但是由于目前同步FIFO器件的輸入與輸
  • 關鍵字： BlockRAM  DLL  FPGA  VHDL  非對稱同步FIFO  存儲器  

基于FPGA的高速數(shù)字鎖相環(huán)的設計與實現(xiàn)

  • 摘    要：本文提出了一種利用邊沿觸發(fā)鑒相縮短鎖相環(huán)捕獲時間的方案，并詳細介紹了該方案基于FPGA的實現(xiàn)方法。通過對所設計的鎖相環(huán)進行計算機仿真和硬件測試，表明該方案確實可以提高鎖相環(huán)的捕獲性能。關鍵詞：數(shù)字鎖相環(huán)(DPLL)；捕獲時間；FPGA；VHDL引言捕獲時間是鎖相環(huán)的一個重要參數(shù)，指的是鎖相環(huán)從起始狀態(tài)到達鎖定狀態(tài)所需時間。在一些系統(tǒng)中，如跳頻通信系統(tǒng)，由于系統(tǒng)工作頻率不斷地發(fā)生快速變化(每秒幾百次到幾千次，甚至高達上萬次)，要求鎖相環(huán)能夠對信號相位快速捕獲。因此
  • 關鍵字： FPGA  VHDL  捕獲時間  數(shù)字鎖相環(huán)(DPLL)  

集系統(tǒng)級FPGA芯片XCV50E的結構與開發(fā)

  • VirtexE系列是XILINX公司生產(chǎn)的新型FPGA芯片，可用來進行數(shù)十萬邏輯門級的系統(tǒng)設計和百兆赫茲級的高速電路設計。
  • 關鍵字： FPGA  50E  XCV  50    

基于FPGA的光柵尺信號智能接口模塊

  • 介紹了一種基于ALTERA公司大規(guī)?？删幊踢壿嬈骷﨓PF10K10的多功能光柵尺處理品電路。敘述了該電路的主要電路――四倍頻細分、辨向電路、計數(shù)電路、接口處理電路的設計原理，風時給出了詳細的電路和仿真波形。
  • 關鍵字： FPGA  光柵  信號  模塊    

基于FPGA的同步測周期高精度數(shù)字頻率計的設計

  • 摘    要：本文介紹了一種同步測周期計數(shù)器的設計，并基于該計數(shù)器設計了一個高精度的數(shù)字頻率計。文中給出了計數(shù)器的VHDL編碼，并對頻率計的FPGA實現(xiàn)進行了仿真驗證，給出了測試結果。關鍵詞：頻率計；VHDL；FPGA；周期測量 在現(xiàn)代數(shù)字電路設計中，采用FPGA結合硬件描述語言VHDL可以設計出各種復雜的時序和邏輯電路，具有設計靈活、可編程、高性能等優(yōu)點。本文將介紹一種基于FPGA，采用同步測周期的方法來實現(xiàn)寬頻段高精度數(shù)字頻率計的設計。 圖1 同步測周期計數(shù)器
  • 關鍵字： FPGA  VHDL  頻率計  周期測量  

軟體當家的硬體設計走向

  • 在過去，想獲得更隹的嵌入式產(chǎn)品功能，設計者想到的不二法門往往是采用更新一代的晶片制程技術，要不然，這樣的硬體設計取向至少能提供更小的尺寸，或更低的成本，而維持一定的功能水準
  • 關鍵字： 嵌入式  FPGA  DSP  

Cyclone II FPGA滿足低成本大批量應用需求

  • 2004年8月A版 　　Altera公司推出新款Cyclone II系列FPGA器件。Cyclone II FPGA的成本比第一代Cyclone器件低30%，邏輯容量大了三倍多，可滿足低成本大批量應用需求。 市場驅動力 　　隨著低復雜度FPGA器件成本的不斷下降，具有靈活性和及時面市優(yōu)勢的FPGA與 ASIC相比更有競爭性，在數(shù)字消費市場上的應用也急劇增加。第一代Cyclone系列迄今發(fā)售了3百多萬片，在全球擁有3,000多位客戶，對大批量低成本數(shù)字消費市場有著巨大的影響，該市場消納了三分之一的器件
  • 關鍵字： FPGA  嵌入式  

基于FPGA的HDLC轉E1傳輸控制器的實現(xiàn)

  • 摘    要：本文介紹了一種用FPGA實現(xiàn)的HDLC轉E1的協(xié)議控制器，能實現(xiàn)將速率為N
  • 關鍵字： E1  FPGA  HDLC  幀結構  

嵌入式系統(tǒng)中FPGA的被動串行配置方式

  • 嵌入式系統(tǒng)中FPGA的被動串行配置方式,介紹一種在嵌放式系統(tǒng)中使用微處理器被動串行配置方式實現(xiàn)對FPGA配置的方案，將系統(tǒng)程序及配置文件存在系統(tǒng)Flash中，利用微處理器的I/O口產(chǎn)生配置時序，省去配置器件；討論FPGA的各種配置方式及各種配置文件的使用。
  • 關鍵字： 配置  方式  串行  被動  系統(tǒng)  FPGA  嵌入式  
共6388條 422/426 |‹ « 417 418 419 420 421 422 423 424 425 426 »

rf-fpga介紹

您好，目前還沒有人創(chuàng)建詞條rf-fpga!
歡迎您創(chuàng)建該詞條，闡述對rf-fpga的理解，并與今后在此搜索rf-fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473