rf-fpga 文章進(jìn)入rf-fpga技術(shù)社區(qū)

XILINX推出下一代 VIRTEX FPGA

新系列通過為高性能 DSP、嵌入式和串行連接性應(yīng)用領(lǐng)域提供功能強(qiáng)大的系統(tǒng)級(jí)解決方案，進(jìn)一步推動(dòng) FPGA 進(jìn)軍價(jià)值 220 億美元的 ASIC/ASSP 市場(chǎng) 在Globalpress 2006 全球電子峰會(huì)上，可編程邏輯解決方案全球領(lǐng)先供應(yīng)商及 FPGA 發(fā)明廠商賽靈思公司 (NASDAQ:XLNX)展示了其 65nm 工藝新一代 Virtex™
關(guān)鍵字： FPGA VIRTEX XILINX 模擬技術(shù)

吉時(shí)利發(fā)布多款創(chuàng)新產(chǎn)品擴(kuò)RF測(cè)試業(yè)務(wù)

　在北京舉行的“吉時(shí)利2006 RF新品發(fā)布會(huì)”上，老牌測(cè)試與測(cè)量儀器廠商美國吉時(shí)利儀器公司(Keithley)一口氣宣布推出三款創(chuàng)新的射頻測(cè)試儀器產(chǎn)品——2910型射頻矢量信號(hào)發(fā)生器、2810型射頻矢量信號(hào)分析儀和3500型便攜式射頻功率計(jì)。吉時(shí)利在慶祝該公司成立60周年之際，高調(diào)推出射頻測(cè)試儀器產(chǎn)品，表明了吉利時(shí)公司擴(kuò)展射頻測(cè)試業(yè)務(wù)的決心和能力。　　2006年吉時(shí)利主推的三款射頻測(cè)試儀器　　吉時(shí)利儀器公司成立于1946年，除了其傳統(tǒng)的靈敏直流電(DC)信號(hào)測(cè)量外，吉時(shí)利的業(yè)
關(guān)鍵字： RF 測(cè)試業(yè)務(wù) 吉時(shí)利無線應(yīng)用測(cè)試測(cè)量

利用APTIX MP3C和Spartan-IIE FPGA實(shí)現(xiàn)數(shù)據(jù)系統(tǒng)的

隨著數(shù)字電路設(shè)計(jì)的規(guī)模及復(fù)雜程度的提高，對(duì)其進(jìn)行測(cè)試試驗(yàn)證所花費(fèi)的時(shí)間和費(fèi)用也隨之提高，所以減少測(cè)試驗(yàn)證成本是當(dāng)前數(shù)字電路設(shè)計(jì)的關(guān)鍵。
關(guān)鍵字： Spartan-IIE APTIX MP3C FPGA

基于FPGA的高級(jí)數(shù)據(jù)加密AES中的字節(jié)替換設(shè)計(jì)

介紹AES中的字節(jié)替換算法原理并闡述基于FPGA的設(shè)計(jì)和實(shí)現(xiàn)。為了提高系統(tǒng)工作速度，在設(shè)計(jì)中應(yīng)用了流水線技術(shù)。
關(guān)鍵字： FPGA AES 數(shù)據(jù)加密字節(jié)

Altium一體化設(shè)計(jì)消除FPGA到PCB障礙

Altium宣布Altium 公司的最新一體化電子產(chǎn)品開發(fā)系統(tǒng)Altium Designer 6.0 極大地增強(qiáng)了FPGA-PCB 協(xié)同設(shè)計(jì)的能力，工程師可以充分利用FPGA 作為系統(tǒng)平臺(tái)，而且簡化大型FPGA 與物理PCB 平臺(tái)的集成。雖然人們?cè)缇驼J(rèn)識(shí)到了FPGA 給邏輯
關(guān)鍵字： Altium FPGA PCB PCB 電路板

BittWare用FPGA實(shí)現(xiàn)I/O開關(guān)量大于5Gbps

　　BittWare是混合(DSP和FPGA)電路板級(jí)方案供應(yīng)商，日前該公司采用ADI的TigerSHARC及Altera的FPGA技術(shù)，推出ATLANTiS Rev 2.0(新TigerSHARC使用的高級(jí)傳輸鏈路架構(gòu))、I/O切換和處理器件。　　ATLANTiS采用FPGA實(shí)現(xiàn)，便于板外I/O通訊路由和處理，允許系統(tǒng)設(shè)計(jì)師們?cè)O(shè)置并動(dòng)態(tài)連接。所有輸入和輸出均通過ATLANTiS進(jìn)行路由，每簇通信量大于5GBps。ATLANTiS集成了DSP、PCI橋、PMC接口和I/O外設(shè)及板載F
關(guān)鍵字： 5Gbps BittWare FPGA I/O

用FPGA控制CLC5958型A/D轉(zhuǎn)換器實(shí)現(xiàn)的高速PCI數(shù)據(jù)采集卡

詳細(xì)介紹CLC5958的內(nèi)部結(jié)構(gòu)和基本用法，提出一種基于FPGA和PCI總線的高速數(shù)據(jù)采集卡設(shè)計(jì)方案，并通過仿真驗(yàn)證了該方案的可行性。
關(guān)鍵字：高速 PCI 數(shù)據(jù)采集實(shí)現(xiàn) 轉(zhuǎn)換器控制 CLC5958 A/D FPGA

采用FPGA的低功耗系統(tǒng)設(shè)計(jì)

　　結(jié)合采用低功耗元件和低功耗設(shè)計(jì)技術(shù)在目前比以往任何時(shí)候都更有價(jià)值。隨著元件集成更多功能，并越來越小型化，對(duì)低功耗的要求持續(xù)增長。當(dāng)把可編程邏輯器件用于低功耗應(yīng)用時(shí)，限制設(shè)計(jì)的低功耗非常重要。本文將討論減小動(dòng)態(tài)和靜態(tài)功耗的各種方法，并且給出一些例子說明如何使功耗最小化。　　功耗的三個(gè)主要來源是啟動(dòng)、待機(jī)和動(dòng)態(tài)功耗。器件上電時(shí)產(chǎn)生的相關(guān)電流即是啟動(dòng)電流；待機(jī)功耗又稱作靜態(tài)功耗，是電源開啟但I(xiàn)/O上沒有開關(guān)活動(dòng)時(shí)器件的功耗；動(dòng)態(tài)功耗是指器件正常工作時(shí)的功耗。　　啟動(dòng)電流因器件而異
關(guān)鍵字： FPGA 嵌入式消費(fèi)電子

德州擬并購Chipcon強(qiáng)化RF技術(shù)

???日前，德州儀器?(TI)?宣布將并購低功耗、短距離無線?RF?收發(fā)器IC領(lǐng)域的領(lǐng)先設(shè)計(jì)公司?Chipcon。將?Chipcon?在?RF?收發(fā)器及SoC芯片領(lǐng)域的豐富經(jīng)驗(yàn)與?TI?高級(jí)模擬硅芯片技術(shù)和廣博而精深的系統(tǒng)經(jīng)驗(yàn)相結(jié)合，將會(huì)顯著增強(qiáng)?TI?實(shí)力，為客戶在消費(fèi)類電子、家庭和樓宇自動(dòng)化等應(yīng)用領(lǐng)域提供全面的短距離無線解決方案。該并購還將進(jìn)
關(guān)鍵字： Chipcon RF 并購德州

Cadence推出RF設(shè)計(jì)Kits

Cadence RF（射頻）設(shè)計(jì)方法學(xué)"Kits"（錦囊）可解決無線設(shè)計(jì)的關(guān)鍵問題。這個(gè)新設(shè)計(jì)包致力于應(yīng)對(duì)新生技術(shù)域的挑戰(zhàn)。RF收發(fā)器是所有無線設(shè)備的一個(gè)核心模塊，而且2005 Gartner報(bào)告預(yù)測(cè)到2006年無線IC的需求將會(huì)達(dá)到461億美金。Cadence RF設(shè)計(jì)方法學(xué)錦囊可幫助無線芯片設(shè)計(jì)人員縮短設(shè)計(jì)周期，增加可預(yù)測(cè)性，并保證硅片性能達(dá)到設(shè)計(jì)目標(biāo)。
關(guān)鍵字： Cadence Kits RF

RF 調(diào)制器的音視頻信號(hào)調(diào)理電路設(shè)計(jì)

　　調(diào)制器，從簡單的模擬方案到單芯片合成器，都需要經(jīng)過調(diào)理的音頻、視頻輸入信號(hào)，如何滿足音視頻輸入信號(hào)的要求是設(shè)計(jì)工程師所面臨的一個(gè)挑戰(zhàn)。本文利用標(biāo)準(zhǔn)運(yùn)算放大器和分立元件提供了一個(gè)低成本解決方案，并給出了電路設(shè)計(jì)方法。　　盡管我們已經(jīng)步入數(shù)字視頻時(shí)代，但是由于歷史原因，仍然保留了RF 調(diào)制的模擬電視用于國際標(biāo)準(zhǔn)及安全監(jiān)控應(yīng)用中。調(diào)制器，從簡單的模擬方案到單芯片合成器，都需要經(jīng)過調(diào)理的音頻、視頻輸入信號(hào)，如何滿足音視頻輸入信號(hào)的要求是設(shè)計(jì)工程師所面臨的一個(gè)挑戰(zhàn)。盡管這種要求普遍存在，但目前還沒有適當(dāng)?shù)募?/li>
關(guān)鍵字： RF 調(diào)制器音視頻信號(hào) 調(diào)理電路 RF專題 RF IF

使用Verilog實(shí)現(xiàn)基于FPGA的SDRAM控制器

介紹了SDRAM的特點(diǎn)和工作原理，提出了一種基于FPGA的SDRAM控制器的設(shè)計(jì)方法，使用該方法實(shí)現(xiàn)的控制器可非常方便地對(duì)SDRAM進(jìn)行控制。
關(guān)鍵字： Verilog SDRAM FPGA 控制器

基于FPGA的毫米波多目標(biāo)信號(hào)形成技術(shù)的研究

毫米波多目標(biāo)信號(hào)發(fā)生器通過模擬的方法產(chǎn)生多種類型高精度的雷達(dá)多目標(biāo)回波信號(hào)，在實(shí)際雷達(dá)系統(tǒng)前端不具備的條件下對(duì)雷達(dá)系統(tǒng)后級(jí)進(jìn)行調(diào)試，便于制導(dǎo)武器的性能測(cè)試，大大加快新武器的研制進(jìn)程。毫米波多目標(biāo)信號(hào)產(chǎn)生的關(guān)鍵是要求回波信號(hào)距離分辨率極高，常規(guī)的多目標(biāo)信號(hào)產(chǎn)生方法如使用數(shù)字延時(shí)線產(chǎn)生多目標(biāo)之間的延時(shí)，其控制不靈活，并且有些延時(shí)線需要接ECL電源，使用不方便也增加了設(shè)計(jì)的復(fù)雜度。使用分立元件實(shí)現(xiàn)延時(shí)則使電路元件過多，電路的穩(wěn)定性及延時(shí)的精確性也會(huì)大大降低。本文介紹一種新的產(chǎn)生毫米波雷達(dá)模擬器的多目標(biāo)信號(hào)的方法
關(guān)鍵字： FPGA

FPGA 設(shè)計(jì)的四種常用思想與技巧

　　本文討論的四種常用FPGA/CPLD設(shè)計(jì)思想與技巧：乒乓操作、串并轉(zhuǎn)換、流水線操作、數(shù)據(jù)接口同步化，都是FPGA/CPLD 邏輯設(shè)計(jì)的內(nèi)在規(guī)律的體現(xiàn)，合理地采用這些設(shè)計(jì)思想能在FPGA/CPLD設(shè)計(jì)工作種取得事半功倍的效果。　　FPGA/CPLD的設(shè)計(jì)思想與技巧是一個(gè)非常大的話題，由于篇幅所限，本文僅介紹一些常用的設(shè)計(jì)思想與技巧，包括乒乓球操作、串并轉(zhuǎn)換、流水線操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意，如果能有意識(shí)地利用這些原則指導(dǎo)日后的設(shè)計(jì)工作，將取得事半功倍的效果！乒乓操作
關(guān)鍵字： FPGA 嵌入式

大型設(shè)計(jì)中FPGA的多時(shí)鐘策略

　　利用FPGA 實(shí)現(xiàn)大型設(shè)計(jì)時(shí)，可能需要FPGA 具有以多個(gè)時(shí)鐘運(yùn)行的多重?cái)?shù)據(jù)通路，這種多時(shí)鐘FPGA 設(shè)計(jì)必須特別小心，需要注意最大時(shí)鐘速率、抖動(dòng)、最大時(shí)鐘數(shù)、異步時(shí)鐘設(shè)計(jì)和時(shí)鐘/數(shù)據(jù)關(guān)系。設(shè)計(jì)過程中最重要的一步是確定要用多少個(gè)不同的時(shí)鐘，以及如何進(jìn)行布線，本文將對(duì)這些設(shè)計(jì)策略深入闡述。　　FPGA 設(shè)計(jì)的第一步是決定需要什么樣的時(shí)鐘速率，設(shè)計(jì)中最快的時(shí)鐘將確定FPGA 必須能處理的時(shí)鐘速率。最快時(shí)鐘速率由設(shè)計(jì)中兩個(gè)觸發(fā)器之間一個(gè)信號(hào)的傳輸時(shí)間P 來決定，如果P 大于時(shí)鐘周期T，則當(dāng)信號(hào)在一個(gè)觸發(fā)
關(guān)鍵字： FPGA 嵌入式