rf-fpga 文章進(jìn)入rf-fpga技術(shù)社區(qū)

基于FPGA的非對(duì)稱同步FIFO設(shè)計(jì)

摘要：本文在分析了非對(duì)稱同步FIFO的結(jié)構(gòu)特點(diǎn)及其設(shè)計(jì)難點(diǎn)的基礎(chǔ)上，采用VHDL描述語(yǔ)言，并結(jié)合FPGA，實(shí)現(xiàn)了一種非對(duì)稱同步FIFO的設(shè)計(jì)。關(guān)鍵詞：非對(duì)稱同步FIFO；VHDL；FPGA；DLL；BlockRAM引言FIFO是一種常用于數(shù)據(jù)緩存的電路器件，可應(yīng)用于包括高速數(shù)據(jù)采集、多處理器接口和通信中的高速緩沖等各種領(lǐng)域。然而在某些應(yīng)用，例如在某數(shù)據(jù)采集和處理系統(tǒng)中，需要通過(guò)同步FIFO來(lái)連接8位A/D和16位數(shù)據(jù)總線的MCU，但是由于目前同步FIFO器件的輸入與輸
關(guān)鍵字： BlockRAM DLL FPGA VHDL 非對(duì)稱同步FIFO 存儲(chǔ)器

基于FPGA的高速數(shù)字鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn)

摘要：本文提出了一種利用邊沿觸發(fā)鑒相縮短鎖相環(huán)捕獲時(shí)間的方案，并詳細(xì)介紹了該方案基于FPGA的實(shí)現(xiàn)方法。通過(guò)對(duì)所設(shè)計(jì)的鎖相環(huán)進(jìn)行計(jì)算機(jī)仿真和硬件測(cè)試，表明該方案確實(shí)可以提高鎖相環(huán)的捕獲性能。關(guān)鍵詞：數(shù)字鎖相環(huán)(DPLL)；捕獲時(shí)間；FPGA；VHDL引言捕獲時(shí)間是鎖相環(huán)的一個(gè)重要參數(shù)，指的是鎖相環(huán)從起始狀態(tài)到達(dá)鎖定狀態(tài)所需時(shí)間。在一些系統(tǒng)中，如跳頻通信系統(tǒng)，由于系統(tǒng)工作頻率不斷地發(fā)生快速變化(每秒幾百次到幾千次，甚至高達(dá)上萬(wàn)次)，要求鎖相環(huán)能夠?qū)π盘?hào)相位快速捕獲。因此
關(guān)鍵字： FPGA VHDL 捕獲時(shí)間數(shù)字鎖相環(huán)(DPLL)

集系統(tǒng)級(jí)FPGA芯片XCV50E的結(jié)構(gòu)與開發(fā)

VirtexE系列是XILINX公司生產(chǎn)的新型FPGA芯片，可用來(lái)進(jìn)行數(shù)十萬(wàn)邏輯門級(jí)的系統(tǒng)設(shè)計(jì)和百兆赫茲級(jí)的高速電路設(shè)計(jì)。
關(guān)鍵字： FPGA 50E XCV 50

基于FPGA的光柵尺信號(hào)智能接口模塊

介紹了一種基于ALTERA公司大規(guī)?？删幊踢壿嬈骷﨓PF10K10的多功能光柵尺處理品電路。敘述了該電路的主要電路――四倍頻細(xì)分、辨向電路、計(jì)數(shù)電路、接口處理電路的設(shè)計(jì)原理，風(fēng)時(shí)給出了詳細(xì)的電路和仿真波形。
關(guān)鍵字： FPGA 光柵信號(hào) 模塊

基于FPGA的同步測(cè)周期高精度數(shù)字頻率計(jì)的設(shè)計(jì)

摘要：本文介紹了一種同步測(cè)周期計(jì)數(shù)器的設(shè)計(jì)，并基于該計(jì)數(shù)器設(shè)計(jì)了一個(gè)高精度的數(shù)字頻率計(jì)。文中給出了計(jì)數(shù)器的VHDL編碼，并對(duì)頻率計(jì)的FPGA實(shí)現(xiàn)進(jìn)行了仿真驗(yàn)證，給出了測(cè)試結(jié)果。關(guān)鍵詞：頻率計(jì)；VHDL；FPGA；周期測(cè)量在現(xiàn)代數(shù)字電路設(shè)計(jì)中，采用FPGA結(jié)合硬件描述語(yǔ)言VHDL可以設(shè)計(jì)出各種復(fù)雜的時(shí)序和邏輯電路，具有設(shè)計(jì)靈活、可編程、高性能等優(yōu)點(diǎn)。本文將介紹一種基于FPGA，采用同步測(cè)周期的方法來(lái)實(shí)現(xiàn)寬頻段高精度數(shù)字頻率計(jì)的設(shè)計(jì)。圖1 同步測(cè)周期計(jì)數(shù)器
關(guān)鍵字： FPGA VHDL 頻率計(jì) 周期測(cè)量

TPMS設(shè)計(jì)方案的思考

摘要：本文介紹了TPMS的總體設(shè)計(jì)方案和主要部件的功能，并就器件的選擇及設(shè)計(jì)細(xì)節(jié)給出了若干建議。關(guān)鍵詞：TPMS；壓力/溫度傳感器模塊；ASK/FSK；RF Tx/Rx引言汽車輪胎壓力監(jiān)測(cè)系統(tǒng)(TPMS)主要用于汽車行駛時(shí)對(duì)輪胎氣壓進(jìn)行實(shí)時(shí)的自動(dòng)監(jiān)測(cè)，對(duì)輪胎漏氣和低氣壓進(jìn)行報(bào)警，以保障行車安全。目前，TPMS 主要分為兩種類型，一種是WSB TPMS(又稱間接式 TPMS )，這種系統(tǒng)是通過(guò)汽車 ABS 系統(tǒng)的輪速傳感器來(lái)比較輪胎之間的轉(zhuǎn)速差別，以達(dá)到監(jiān)視胎壓的目的。
關(guān)鍵字： ASK/FSK RF Tx/Rx TPMS 壓力/溫度傳感器模塊模塊

軟體當(dāng)家的硬體設(shè)計(jì)走向

在過(guò)去，想獲得更隹的嵌入式產(chǎn)品功能，設(shè)計(jì)者想到的不二法門往往是采用更新一代的晶片制程技術(shù)，要不然，這樣的硬體設(shè)計(jì)取向至少能提供更小的尺寸，或更低的成本，而維持一定的功能水準(zhǔn)
關(guān)鍵字：嵌入式 FPGA DSP

Cyclone II FPGA滿足低成本大批量應(yīng)用需求

2004年8月A版　　Altera公司推出新款Cyclone II系列FPGA器件。Cyclone II FPGA的成本比第一代Cyclone器件低30%，邏輯容量大了三倍多，可滿足低成本大批量應(yīng)用需求。市場(chǎng)驅(qū)動(dòng)力　　隨著低復(fù)雜度FPGA器件成本的不斷下降，具有靈活性和及時(shí)面市優(yōu)勢(shì)的FPGA與 ASIC相比更有競(jìng)爭(zhēng)性，在數(shù)字消費(fèi)市場(chǎng)上的應(yīng)用也急劇增加。第一代Cyclone系列迄今發(fā)售了3百多萬(wàn)片，在全球擁有3,000多位客戶，對(duì)大批量低成本數(shù)字消費(fèi)市場(chǎng)有著巨大的影響，該市場(chǎng)消納了三分之一的器件
關(guān)鍵字： FPGA 嵌入式

RF MICRO DEVICES 宣布 POLARISTM 2 TOTAL RADIOTM解決方案

無(wú)線通信應(yīng)用領(lǐng)域的領(lǐng)先專用射頻集成電路(RFIC)供應(yīng)商RF Micro Devices, Inc.公司（Nasdaq股市代號(hào): RFMD）宣布了其 POLARISTM 2 TOTAL RADIOTM 解決方案的生產(chǎn)供貨情況。由 RFMD 的 POLARIS 2 收發(fā)器和 RFMD 業(yè)界領(lǐng)先的 PowerStar® 功率放大器模塊組成的 RFMD 高整合度 POLARIS 2 收發(fā)器可支持四個(gè)頻帶 (850、900、800、1900MHz)，并可執(zhí)行 GSM、GPRS 和 EDGE 蜂窩手機(jī)的所有
關(guān)鍵字： RF

基于FPGA的HDLC轉(zhuǎn)E1傳輸控制器的實(shí)現(xiàn)

摘要：本文介紹了一種用FPGA實(shí)現(xiàn)的HDLC轉(zhuǎn)E1的協(xié)議控制器，能實(shí)現(xiàn)將速率為N
關(guān)鍵字： E1 FPGA HDLC 幀結(jié)構(gòu)

RF 功率控制電路的電壓級(jí)設(shè)定

2004年7月B版　　典型的現(xiàn)代通信信號(hào)鏈由發(fā)射和接收端組成，兩個(gè)部分都需要RF(射頻)功率監(jiān)測(cè)和控制(圖1)。目前，在兩部分電路中，RF功率的監(jiān)測(cè)通常都采用將功率監(jiān)測(cè)和基于基準(zhǔn)電壓設(shè)定點(diǎn)的自動(dòng)增益控制(AGC)技術(shù)結(jié)合起來(lái)的技術(shù)。接收端的信號(hào)監(jiān)測(cè)往往是在中頻(IF)完成的，而發(fā)射端的功率監(jiān)測(cè)則可以在RF 或IF部分完成。兩種最常見的方法是給控制鏈(往往在中頻)添加一個(gè)可變?cè)鲆娣糯笃?variable-gain amplifier，VGA)，或者通過(guò)調(diào)節(jié)功率放大器(PA)的偏壓直接對(duì)RF信號(hào)進(jìn)行控制。
關(guān)鍵字： RF專題 RF IF

嵌入式系統(tǒng)中FPGA的被動(dòng)串行配置方式

嵌入式系統(tǒng)中FPGA的被動(dòng)串行配置方式,介紹一種在嵌放式系統(tǒng)中使用微處理器被動(dòng)串行配置方式實(shí)現(xiàn)對(duì)FPGA配置的方案，將系統(tǒng)程序及配置文件存在系統(tǒng)Flash中，利用微處理器的I/O口產(chǎn)生配置時(shí)序，省去配置器件；討論FPGA的各種配置方式及各種配置文件的使用。
關(guān)鍵字：配置方式串行被動(dòng) 系統(tǒng) FPGA 嵌入式

數(shù)字頻率合成器的FPGA實(shí)現(xiàn)

介紹了DDFS的原理和Altera公司的FPGA器件ACEX 1K的主要特點(diǎn)，給出了用ACEX 1K系列器件EP1K10TC144－1實(shí)現(xiàn)數(shù)字頻率合成器的工作原理、設(shè)計(jì)思路、電路結(jié)構(gòu)和仿真結(jié)果。
關(guān)鍵字： FPGA 數(shù)字頻率合成器

基于MicroBlaze軟核的FPGA片上系統(tǒng)設(shè)計(jì)

分析軟處理器MicroBlaze的體系結(jié)構(gòu)，給出MicroBlaze內(nèi)核在軟件無(wú)線電系統(tǒng)中的應(yīng)用，實(shí)現(xiàn)SOPC（可編程系統(tǒng)芯片）。
關(guān)鍵字： MicroBlaze FPGA 軟核片上系統(tǒng)