xilinx fpga 文章進(jìn)入xilinx fpga技術(shù)社區(qū)

一種基于FPGA的實(shí)時(shí)紅外圖像預(yù)處理方法

由于紅外圖像預(yù)處理算法自身的復(fù)雜性，使得紅外圖像在DSP中的預(yù)處理時(shí)間較長(zhǎng)。針對(duì)這一問題，提出一種基于FPGA的實(shí)時(shí)紅外圖像預(yù)處理方法。該方法采用了流水線技術(shù)來并行完成非均勻校正、空間濾波、直方圖統(tǒng)計(jì)等多個(gè)紅外圖像預(yù)處理算法，對(duì)系統(tǒng)結(jié)構(gòu)進(jìn)行了改進(jìn)和優(yōu)化。經(jīng)過實(shí)驗(yàn)測(cè)試驗(yàn)證，該方法合理可行，能夠?qū)崟r(shí)高效地完成紅外圖像預(yù)處理任務(wù)。與DSP圖像預(yù)處理系統(tǒng)相比可以節(jié)約將近50％的處理時(shí)間。
關(guān)鍵字： FPGA 紅外圖像方法預(yù)處理

ADI公司舉辦2013設(shè)計(jì)峰會(huì)

Analog Devices, Inc.(NASDAQ：ADI)與Xilinx? Inc.和MathWorks Inc.將合作舉辦一系列面向模擬、混合信號(hào)和嵌入式系統(tǒng)工程師的設(shè)計(jì)會(huì)議。會(huì)議的主題是“Discuss. Design. Deliver.”，高性能模擬、現(xiàn)場(chǎng)可編程門陣列(FPGA)方面的專家將齊聚一堂，并結(jié)合建模工具展示完整的信號(hào)鏈和可供系統(tǒng)立即使用的解決方案，以應(yīng)對(duì)復(fù)雜的設(shè)計(jì)挑戰(zhàn)。
關(guān)鍵字： ADI Xilinx 混合信號(hào)

基于Xilinx FPGA的部分動(dòng)態(tài)可重構(gòu)技術(shù)的信號(hào)解調(diào)系

隨著現(xiàn)代通信技術(shù)的迅速發(fā)展，信號(hào)的調(diào)制方式向多樣化發(fā)展，解淵技術(shù)也隨之不斷向前發(fā)展。為了對(duì)高速大帶寬的信號(hào)進(jìn)行實(shí)時(shí)解調(diào)，現(xiàn)在很多的解調(diào)關(guān)鍵算法都是在高速硬件上用可編程邏輯器件(FPGA)實(shí)觀，利用FPGA強(qiáng)大的
關(guān)鍵字： Xilinx FPGA 部分動(dòng)態(tài)可重構(gòu) 信號(hào)解調(diào)系統(tǒng)

一種34位串行編碼方法的設(shè)計(jì)及其FPGA實(shí)現(xiàn)

新型艦艇或航空系統(tǒng)中所裝電子設(shè)備數(shù)量較多，布局緊湊，易造成系統(tǒng)內(nèi)部電磁干擾，普通數(shù)字信號(hào)不能夠滿足可靠傳輸?shù)囊?，?duì)普通串行碼進(jìn)行調(diào)制后傳輸信息，可使信號(hào)的抗干擾性能大大增加。RS232、RS422、RS485以及A
關(guān)鍵字： FPGA 串行編碼方法

Altera展示業(yè)界第一款QPI 1.1 FPGA本地代理

　　Altera公司在業(yè)界首次展示Intel QuickPath互聯(lián)(QPI)協(xié)議1.1支持的FPGA本地代理(Home Agent)。與Intel的Sandy Bridge XEON處理器相連接，這一演示在Pactron Vigor開發(fā)平臺(tái)上采用了Altera® Stratix® V FPGA，它被配置為本地代理，并同時(shí)支持高速緩存代理(Caching Agent)和本地代理。這一解決方案非常適合低延時(shí)信號(hào)處理、數(shù)據(jù)包處理和嵌入式應(yīng)用設(shè)計(jì)，例如，高頻度交易和大數(shù)據(jù)，與傳統(tǒng)CPU配置相比，
關(guān)鍵字： Altera FPGA Pactron Vigor

Xilinx Smarter Vision解決方案：讓您擁有完美的視

在過去30年，消費(fèi)者目睹了電視廣播以及我們總體上訪問媒體方式的巨大而又快速的轉(zhuǎn)變。如果您是從上個(gè)世紀(jì)70年代走過來的，你就可以看到電視從過去到現(xiàn)在有多么明顯的進(jìn)步。那時(shí)模擬廣播僅提供三個(gè)主要頻道，畫質(zhì)只相
關(guān)鍵字： Smarter Xilinx Vision 方案

Xilinx Zynq All Programmable SoC：Smarter Visi

您是否見識(shí)過奧迪非凡的自動(dòng)泊車功能?在沒有駕駛員的情況下，轎車能自動(dòng)找到車位并泊車入位;或者，您是否使用Kinect控制器玩過Xbox 360游戲，或是剛剛咬下一口您從本地水果店購買的鮮香水果。如果是，那么您可以把自
關(guān)鍵字： Programmable Smarter Xilinx Vision

Altera展示業(yè)界首款20nm制程的32-Gbps收發(fā)器

Altera展出了業(yè)界首款具有32-Gbps收發(fā)器功能的可編程器件，在收發(fā)器技術(shù)上樹立了另一關(guān)鍵里程碑。此次展示使用了基于TSMC 20SoC工藝技術(shù)的20 nm器件，該成果證實(shí)了20nm硅片的性能，同時(shí)也向500多位Altera早期使用計(jì)劃的客戶提供了積極的進(jìn)度標(biāo)志——這些客戶正期待著在其高性能需求、以帶寬為中心的應(yīng)用開發(fā)中使用下一代Altera器件。
關(guān)鍵字： Altera FPGA 收發(fā)器

基于ISE設(shè)計(jì)提供低功耗FPGA解決方案

從Xilinx公司推出FPGA二十多年來，研發(fā)工作大大提高了FPGA的速度和面積效率，縮小了FPGA與ASIC之間的差距，使FPGA成為實(shí)現(xiàn)數(shù)字電路的優(yōu)選平臺(tái)。今天，功耗日益成為FPGA供應(yīng)商及其客戶關(guān)注的問題。降低FPGA功耗是降低
關(guān)鍵字： FPGA ISE 低功耗方案

基于FPGA的雙備份多路數(shù)據(jù)采集存儲(chǔ)系統(tǒng)的設(shè)計(jì)與實(shí)

隨著信息技術(shù)的發(fā)展以及數(shù)字集成電路速度的提高，實(shí)時(shí)處理大量數(shù)據(jù)已經(jīng)成為現(xiàn)實(shí)，但在一些特殊條件下，無法實(shí)時(shí)傳輸數(shù)據(jù)，必須使用存儲(chǔ)測(cè)試方法。該方法是在不影響被測(cè)對(duì)象或在允許的范圍下，將微型存儲(chǔ)測(cè)試系統(tǒng)置入
關(guān)鍵字： FPGA 備份多路數(shù)據(jù)采集存儲(chǔ)系統(tǒng)

名詞解釋：ARM,DSP,FPGA,CPLD,SOPC,SOC區(qū)別與聯(lián)系

arm是一種嵌入式芯片，比單片機(jī)功能強(qiáng)，可以針對(duì)需要增加外設(shè)。類似于通用cpu，但是不包括桌面計(jì)算機(jī)。DSP主要用來計(jì)算，計(jì)算功能很強(qiáng)悍，一般嵌入式芯片用來控制，而DSP用來計(jì)算，譬如一般手機(jī)有一個(gè)arm芯片，主要用
關(guān)鍵字： SOC 區(qū)別聯(lián)系 SOPC CPLD ARM DSP FPGA 名詞解釋

FPGA與CPLD的區(qū)別有哪些？

盡管FPGA和CPLD都是可編程ASIC器件,有很多共同特點(diǎn),但由于CPLD和FPGA結(jié)構(gòu)上的差異,具有各自的特點(diǎn):①CPLD更適合完成各種算法和組合邏輯,FPGA更適合于完成時(shí)序邏輯。換句話說,FPGA更適合于觸發(fā)器豐富的結(jié)構(gòu),而CPLD更適
關(guān)鍵字： FPGA CPLD

JESD204標(biāo)準(zhǔn)解析，為什么我們要重視它？

一種新的轉(zhuǎn)換器接口的使用率正在穩(wěn)步上升，并且有望成為未來轉(zhuǎn)換器的協(xié)議標(biāo)準(zhǔn)。這種新接口——JESD204——誕 ...
關(guān)鍵字： JESD 數(shù)據(jù)轉(zhuǎn)換 FPGA

ARM,DSP,FPGA,CPLD,SOPC,SOC區(qū)別和聯(lián)系

ARM,DSP,FPGA,CPLD,SOPC,SOC之間有什么區(qū)別和聯(lián)系？arm是一種嵌入式芯片，比單片機(jī)功能強(qiáng)，可以針對(duì)需要增加外設(shè) ...
關(guān)鍵字： ARM DSP FPGA CPLD SOPC SOC

基于FPGA的高頻率ADC的實(shí)現(xiàn)

數(shù)字系統(tǒng)的設(shè)計(jì)人員擅長(zhǎng)在其印制電路板上用FPGA和CPLD將各種處理器、存儲(chǔ)器和標(biāo)準(zhǔn)的功能元件粘合在一起來實(shí)現(xiàn)數(shù)字設(shè)計(jì)。除了這些數(shù)字功能之外，F(xiàn)PGA和CPLD還可以使用LVDS輸入、簡(jiǎn)單的電阻電容(RC)電路和一些FPGA或CP
關(guān)鍵字： FPGA ADC 高頻

共6764條 201/451 |‹ « 199 200 201 202 203 204 205 206 207 208 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計(jì)要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]