xilinx fpga 文章進(jìn)入xilinx fpga技術(shù)社區(qū)

基于FPGA單芯片四核二乘二取二的安全系統(tǒng)

基于FPGA單芯片四核二乘二取二的安全系統(tǒng),引言
二乘二取二系統(tǒng)的兩套計(jì)算機(jī)系統(tǒng)各有兩個(gè)CPU，并且所有結(jié)構(gòu)和配件完全相同。兩套系統(tǒng)之間采取雙機(jī)熱備份，大幅提高了系統(tǒng)可靠性，在一些領(lǐng)域得到了廣泛應(yīng)用?；诙硕《蒎e(cuò)結(jié)構(gòu)的計(jì)算機(jī)聯(lián)鎖系統(tǒng)在國(guó)
關(guān)鍵字：系統(tǒng) 安全單芯片 FPGA 基于

FPGA的模糊控制交通燈控制方案設(shè)計(jì)

摘要：針對(duì)目前交叉路口交通控制信號(hào)燈的綠信比固定不變的問題，提出一種模糊控制的方案。根據(jù)當(dāng)前相位的車流量和當(dāng)前相位與下一相位車流量之差，實(shí)時(shí)控制相位綠信比，縮減車輛在交叉路口的排隊(duì)長(zhǎng)度。綠信比可在FPGA
關(guān)鍵字： FPGA 模糊控制交通燈控制方案設(shè)計(jì)

基于FPGA的大型LED顯示屏系統(tǒng)設(shè)計(jì)

基于FPGA的大型LED顯示屏系統(tǒng)設(shè)計(jì),隨著平板顯示技術(shù)的不斷更新，大型LED顯示系統(tǒng)利用發(fā)光二極管構(gòu)成的點(diǎn)陣模塊或像素單元組成大面積顯示屏，主要顯示字符、圖像等信息，具有低功耗、低成本、高亮度、長(zhǎng)壽命、寬視角等優(yōu)點(diǎn)。近年來(lái)廣泛應(yīng)用在證券交易所
關(guān)鍵字：系統(tǒng) 設(shè)計(jì) 顯示屏 LED FPGA 大型基于

新型數(shù)據(jù)格式轉(zhuǎn)換的FPGA實(shí)現(xiàn)

新型數(shù)據(jù)格式轉(zhuǎn)換的FPGA實(shí)現(xiàn),引言　　浮點(diǎn)運(yùn)算作為數(shù)字信號(hào)處理中最常見的運(yùn)算之一，各大EDA軟件都帶有免費(fèi)的浮點(diǎn)運(yùn)算IP核。通過對(duì)IP核的生成和例化來(lái)實(shí)現(xiàn)浮點(diǎn)運(yùn)算，把FPGA設(shè)計(jì)者從繁重的代碼編寫中解脫了出來(lái)，同時(shí)可以對(duì)IP核進(jìn)行功能剪裁以避免
關(guān)鍵字： FPGA 實(shí)現(xiàn) 轉(zhuǎn)換格式數(shù)據(jù) 新型

基于FPGA 的ATM SAR 及其接口設(shè)計(jì)與實(shí)現(xiàn)

摘要：本文針對(duì)AAL5業(yè)務(wù),采用FPGA實(shí)現(xiàn)了AAL層中SAR子層功能和ATM層功能,向下提供UTOPIA主接口與物理層從接口...
關(guān)鍵字： FPGA ATM SAR

Xilinx助力有線電視運(yùn)營(yíng)商打造面向未來(lái)的前端系統(tǒng)

全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx, Inc. )在 2011 年 SCTE 有線電視技術(shù)博覽會(huì) (SCTE Cable-Tec Expo 2011)上演示了有線電視行業(yè)第一個(gè)用單個(gè) RF 端口支持多達(dá) 160 個(gè)正交幅度調(diào)制 (QAM )信道的方案，該方案是在基于賽靈思 28nm 7 系列 FPGA上實(shí)現(xiàn)的。該技術(shù)對(duì)多系統(tǒng)運(yùn)營(yíng)商 (MSO) 通過現(xiàn)有有線電視前端系統(tǒng)提供更豐富的三重播放業(yè)務(wù)至關(guān)重要，同時(shí)也展示了基于 FPGA 的前端設(shè)備可以提供關(guān)鍵的器件和信號(hào)密度，滿足競(jìng)爭(zhēng)激烈的數(shù)據(jù)和內(nèi)容
關(guān)鍵字： Xilinx FPGA RF

賽靈思推出關(guān)鍵互聯(lián)IP

全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx, Inc. )今天宣布推出三款對(duì)構(gòu)建低成本高靈活性可編程 3G+/4G 無(wú)線基站至關(guān)重要的關(guān)鍵互聯(lián)功能 IP ——賽靈思Serial RapidIO Gen 2 v1.2 終端LogiCORE IP、JESD204 v1.1 LogiCORE IP以及CPRI v4.1 LogiCORE IP，所有這三款產(chǎn)品均支持各類互聯(lián)標(biāo)準(zhǔn)，可幫助開發(fā)人員在構(gòu)建具有更高系統(tǒng)容量的新型無(wú)線網(wǎng)絡(luò)設(shè)備時(shí)，克服各種設(shè)計(jì)挑戰(zhàn)。
關(guān)鍵字： Xilinx LogiCORE IP

Altera發(fā)布業(yè)界第一個(gè)面向FPGA的OpenCL計(jì)劃

　　Altera公司(NASDAQ: ALTR)今天發(fā)布FPGA和SoC FPGA的開放計(jì)算語(yǔ)言(OpenCL?)標(biāo)準(zhǔn)開發(fā)計(jì)劃。OpenCL標(biāo)準(zhǔn)是基于C語(yǔ)言的開放標(biāo)準(zhǔn)，適用于并行編程。Altera的OpenCL計(jì)劃結(jié)合了FPGA的并行能力以及OpenCL標(biāo)準(zhǔn)，實(shí)現(xiàn)強(qiáng)大的系統(tǒng)加速功能。與使用Verilog或者VHDL等底層硬件描述語(yǔ)言(HDL)的傳統(tǒng)FPGA開發(fā)方法相比，這一混合系統(tǒng)(CPU + FPGA，使用OpenCL標(biāo)準(zhǔn))還具有明顯的產(chǎn)品及時(shí)面市優(yōu)勢(shì)。通過其OpenCL計(jì)劃，Altera與
關(guān)鍵字： Altera FPGA

基于51單片機(jī)和FPGA 的人機(jī)交互系統(tǒng)的設(shè)計(jì)

摘要：在儀器儀表電路中，人機(jī)交互界面是必不可少的環(huán)節(jié)。為了解決單純采用單片機(jī)制作的系統(tǒng)功耗高、速度慢、 ...
關(guān)鍵字： 51單片機(jī) FPGA 人機(jī)交互系統(tǒng)

Altera發(fā)布業(yè)界第一個(gè)面向FPGA的OpenCL計(jì)劃

Altera公司今天發(fā)布FPGA和SoC FPGA的開放計(jì)算語(yǔ)言(OpenCL?)標(biāo)準(zhǔn)開發(fā)計(jì)劃。OpenCL標(biāo)準(zhǔn)是基于C語(yǔ)言的開放標(biāo)準(zhǔn)，適用于并行編程。Altera的OpenCL計(jì)劃結(jié)合了FPGA的并行能力以及OpenCL標(biāo)準(zhǔn)，實(shí)現(xiàn)強(qiáng)大的系統(tǒng)加速功能。與使用Verilog或者VHDL等底層硬件描述語(yǔ)言(HDL)的傳統(tǒng)FPGA開發(fā)方法相比，這一混合系統(tǒng)(CPU + FPGA，使用OpenCL標(biāo)準(zhǔn))還具有明顯的產(chǎn)品及時(shí)面市優(yōu)勢(shì)。
關(guān)鍵字： Altera FPGA

賽靈思聯(lián)盟計(jì)劃推出高等設(shè)計(jì)服務(wù)成員計(jì)劃

全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx, Inc. )今天宣布，賽靈思聯(lián)盟計(jì)劃 (Xilinx Alliance Program)推出高等設(shè)計(jì)服務(wù)成員計(jì)劃，作為其設(shè)計(jì)服務(wù)成員計(jì)劃的一個(gè)重要擴(kuò)展，幫助 FPGA 客戶加速新產(chǎn)品的開發(fā)，并使其更輕松找到滿足其設(shè)計(jì)與開發(fā)需求的最佳合作伙伴。
關(guān)鍵字：賽靈思 FPGA

基于FPGA的LED體三維顯示設(shè)計(jì)方案

引　言　　眾所周知，視覺是人類感知世界的最重要的方式，而現(xiàn)實(shí)生活中的所有物質(zhì)形態(tài)都是以三維空間而客觀存在。三維顯示能真正地再現(xiàn)客觀世界的立體空間，提供更符合人們觀察習(xí)慣的交流方式，有助于人們?cè)诰C合
關(guān)鍵字： FPGA LED 體三維方案

基于FPGA的WALLACE TREE乘法器設(shè)計(jì)

摘要：為了使基于FPGA設(shè)計(jì)的信號(hào)處理系統(tǒng)具有更高運(yùn)行速度和具有更優(yōu)化的電路版圖布局布線，提出了一種適用于FPGA結(jié)構(gòu)的改進(jìn)型WALLACE TREE架構(gòu)乘法器。首先討論了基于標(biāo)準(zhǔn)單元3：2壓縮器的改進(jìn)型6：4壓縮器，根據(jù)FP
關(guān)鍵字： WALLACE FPGA TREE 乘法器設(shè)計(jì)

一種新的基于FPGA的數(shù)據(jù)格式轉(zhuǎn)換方法

摘要：針對(duì)目前多數(shù)的FPGA都支持浮點(diǎn)IP核，卻較少關(guān)注數(shù)據(jù)源獲取的問題，提出了一種數(shù)據(jù)格式轉(zhuǎn)換方法。使用VHDL語(yǔ)言，采用流水線處理方式將ASCII碼所表示的一定范圍內(nèi)的實(shí)數(shù)轉(zhuǎn)換為單精度浮點(diǎn)數(shù)。經(jīng)過ModelSim功能仿真
關(guān)鍵字： FPGA 數(shù)據(jù)格式方法轉(zhuǎn)換

基于51單片機(jī)和FPGA的人機(jī)交互系統(tǒng)的設(shè)計(jì)

摘要：在儀器儀表電路中，人機(jī)交互界面是必不可少的環(huán)節(jié)。為了解決單純采用單片機(jī)制作的系統(tǒng)功耗高、速度慢、電 ...
關(guān)鍵字：人機(jī)交互 C805lF T6963C FPGA 鍵盤掃描

共6764條 267/451 |‹ « 265 266 267 268 269 270 271 272 273 274 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計(jì)要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]