xilinx fpga 文章進入xilinx fpga技術(shù)社區(qū)

Altera推出業(yè)界第一款Serial RapidIO Gen2解決方案

2011年9月27號，北京——Altera公司 (NASDAQ: ALTR) 今天宣布，開始提供業(yè)界第一款基于Serial RapidIO Gen2 FPGA的解決方案，進一步提高下一代3G和4G無線基站的帶寬，鏈路更加靈活。Altera成功的實現(xiàn)了Stratix IV GX FPGA中的RapidIO MegaCore 功能IP內(nèi)核與集成器件技術(shù)公司 (IDT) Serial RapidIO Gen 2交換機的互操作性。Altera成熟的Serial RapidIO Gen2解決方案為高性能通信系統(tǒng)中
關(guān)鍵字： Altera FPGA

基于FPGA的信號發(fā)生器設(shè)計

基于FPGA的信號發(fā)生器設(shè)計,以FPGA 芯片為載體，通過QuartusII 的LPM_ROM 模塊和VHDL 語言為核心設(shè)計一個多功能信號發(fā)生器，根據(jù)輸入信號的選擇可以輸出遞增鋸齒波、遞減鋸齒波、三角波、階梯波和方波等5 種信號，通過QuartusII 軟件進行波形仿
關(guān)鍵字：設(shè)計信號發(fā)生器 FPGA 基于

LabVIEW FPGA模塊實現(xiàn)FIFO深度設(shè)定

為了解決基于LabVIEWFPGA模塊的DMAFIFO深度設(shè)定不當帶來的數(shù)據(jù)不連續(xù)問題，結(jié)合LabVIEWFPGA的編程特點和DMA FIFO的工作原理，提出了一種設(shè)定FIFO深度的方法。對FIFO不同深度的實驗表明，采用該方法設(shè)定的FIFO深度能夠
關(guān)鍵字： LabVIEW FPGA FIFO 模塊

FPGA與GPS_OEM板的UART設(shè)計

本文提出了一種基于FPGA的嵌入式UART模塊化設(shè)計方法，通過UART實現(xiàn)了FPGA與GPS_OEM板之間的數(shù)據(jù)通信?；赩HDL語言，通過有限狀態(tài)機，將UART模塊集成到FPGA上，給出了系統(tǒng)的功能仿真結(jié)果，驗證了系統(tǒng)設(shè)計的正確性，增強了設(shè)計的靈活性。
關(guān)鍵字： FPGA UART 201109

基于MCU+FPGA的航空總線接口板測試平臺設(shè)計

設(shè)計的航空總線接口板測試平臺滿足通用設(shè)備CAN總線、RS485差分電平異步總線及LVDS差分電平異步總線數(shù)據(jù)傳輸要求。通過對各模塊功能分析，在仿真軟件中通過功能仿真驗證，并在工程應用中得到驗證。此設(shè)計通過RS232接口連接上位機實現(xiàn)數(shù)據(jù)收發(fā)，并能對CAN總線及高速異步總線參數(shù)進行動態(tài)配置。
關(guān)鍵字： CAN FPGA MCU 201109

LEON2應用于DCPU的FPGA仿真

LEON2應用于DCPU的FPGA仿真,近年來，隨著數(shù)字多媒體業(yè)務(wù)和Internet網(wǎng)絡(luò)的迅速發(fā)展，新型數(shù)字機頂盒可以有效利用我國巨大的有線電視網(wǎng)絡(luò)資源，完成視頻點播、數(shù)字電視的接收及接入Internet等綜合業(yè)務(wù)功能?！?br />
1 數(shù)字機頂盒總體設(shè)計方案　
關(guān)鍵字：仿真 FPGA DCPU 應用 LEON2

FPGA低功耗設(shè)計的小提示

FPGA的功耗高度依賴于用戶的設(shè)計，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，如同其它多數(shù)事物一樣，降低功耗的...
關(guān)鍵字：低功耗 FPGA

基于FPGA原型設(shè)計能為您做些什么？

作為基于FPGA原型方法的擁護者，有人可能會認為我們只片面地看到了這種方法的優(yōu)點，而對其缺陷視而不見。但那...
關(guān)鍵字： FPGA 原型設(shè)計

DSP和FPGA構(gòu)成的感應發(fā)電機勵磁控制系統(tǒng)

介紹了針對3/3相雙繞組感應發(fā)電機設(shè)計的勵磁系統(tǒng),該系統(tǒng)由DSP和FPGA構(gòu)成。給出了控制系統(tǒng)的接口電路和實驗...
關(guān)鍵字： DSP FPGA 感應發(fā)電機勵磁控制系統(tǒng)

利用FPGA的DSP功能提高圖像處理的實例

intevac是商用和軍用市場光學產(chǎn)品的前沿開發(fā)商。本文介紹該公司nightvista嵌入式電子系統(tǒng)的開發(fā)，該產(chǎn)品是高...
關(guān)鍵字：可配置軟核處理器 FPGA DSP

AMD延攬Paul Struhsaker掌商用企業(yè)部門兵符

　　AMD(AMD-US)日前宣布，原任產(chǎn)品事業(yè)群總經(jīng)理Rick Bergman已離開AMD，其職缺將由AMD總裁暨執(zhí)行長Rory Read暫代其職位，同時AMD也宣布延攬前Comcast資深副總裁Paul Struhsaker，擔任AMD全球副總裁暨商用企業(yè)部門總經(jīng)理，帶領(lǐng)新成立的商用企業(yè)部門(Commercial Business Division)。　
關(guān)鍵字： AMD FPGA

基于FPGA的視頻應用OSD設(shè)計

基于FPGA的視頻應用OSD設(shè)計,近年來，數(shù)字視頻監(jiān)控系統(tǒng)在銀行、高速公路、樓宇等各個領(lǐng)域取得了廣泛的應用。在數(shù)字視頻監(jiān)控系統(tǒng)中，OSD(On Screen Display)技術(shù)是不可或缺的部分。OSD為用戶提供友好的人機界面，能夠使用戶獲得更多的附加信息。系
關(guān)鍵字： OSD 設(shè)計應用視頻 FPGA 基于

基于FPGA的時鐘設(shè)計

基于FPGA的時鐘設(shè)計,對于一個設(shè)計項目來說，全局時鐘是最簡單和最可預測的時鐘。在PLD／FPGA設(shè)計中最好的時鐘方案是由專用的全局時鐘輸入引腳驅(qū)動的單個主時鐘去鐘控設(shè)計項目中的每一個觸發(fā)器。只要可能就應盡量在設(shè)計項目中采用全局時鐘
關(guān)鍵字：設(shè)計時鐘 FPGA 基于

FPGA 設(shè)計當中的功耗問題

隨著FPGA的密度越來越高，設(shè)計者們正在節(jié)能降耗方面取得越來越多的進展。出現(xiàn)降低功耗這一趨勢的另一個原因是...
關(guān)鍵字： FPGA

FPGA 時序收斂

您編寫的代碼是不是雖然在仿真器中表現(xiàn)正常，但是在現(xiàn)場卻斷斷續(xù)續(xù)出錯？要不然就是有可能在您使用更高版本的工...
關(guān)鍵字： FPGA

共6764條 272/451 |‹ « 270 271 272 273 274 275 276 277 278 279 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應用，容量中等，性能可以滿足一般的邏輯設(shè)計要求，如Spartan系列；還有一種側(cè)重于高性能應用，容量大，性能能滿足各類高端應用，如Virtex系列，用戶可以根據(jù)自己實際應用要求進行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細 ]