xilinx fpga 文章進入xilinx fpga技術(shù)社區(qū)

基于FPGA的UART接口開發(fā)方案

由于FPGA的功能日益強大，開發(fā)周期短、可重復(fù)編程等優(yōu)點也越來越明顯，可以在FPGA芯片上集成UART功能模塊，從...
關(guān)鍵字： FPGA UART接口

紅外目標識別跟蹤系統(tǒng)的DSP+FPGA實現(xiàn)

紅外目標識別跟蹤系統(tǒng)的DSP+FPGA實現(xiàn),現(xiàn)場可編程門陣列(FPGA)是在專用ASIC的基礎(chǔ)上發(fā)展出來的，它克服了專用ASIC不夠靈活的缺點。與其他中小規(guī)模集成電路相比，其優(yōu)點主要在于它有很強的靈活性，即其內(nèi)部的具體邏輯功能可以根據(jù)需要配置，對電路的修改和
關(guān)鍵字： DSP FPGA 實現(xiàn) 系統(tǒng) 跟蹤目標識別紅外

FPGA實現(xiàn)OFDM水聲通信系統(tǒng)定時同步

FPGA實現(xiàn)OFDM水聲通信系統(tǒng)定時同步,引言　　正交頻分復(fù)用(Orthogonal Frequency Division Multiplexing，OFDM)技術(shù)是一種多載波調(diào)制技術(shù)，它將寬帶信道分解為相互正交的一組窄帶子信道，利用各個子信道進行并行數(shù)據(jù)傳輸，因此其頻譜利用率高、抗多徑衰
關(guān)鍵字：系統(tǒng) 定時同步通信水聲實現(xiàn) OFDM FPGA

一種基于FPGA的高速誤碼測試儀的設(shè)計

摘要：誤碼測試儀是檢測通信系統(tǒng)可靠性的重要設(shè)備。傳統(tǒng)的誤碼測試儀基于CPLD和CPU協(xié)同工作，不僅結(jié)構(gòu)復(fù)雜，價格昂貴，而且不方便攜帶?；贔PGA的高速誤碼測試儀，采用FPGA來完成控制和測試模塊的一體化設(shè)計，提高了
關(guān)鍵字： FPGA 誤碼測試儀的設(shè)計

基于FPGA的FIR濾波器的性能研究

摘要：目前FIR濾波器的一般設(shè)計方法比較繁瑣，開發(fā)周期長，如果采用設(shè)計好的FIR濾波器的IP核，則開發(fā)效率大為提高。本方案基于Altera公司的CycloneⅡ系列芯片EP2C8Q208C8N，首先利用MATLAB中的濾波器函數(shù)fir2得出需產(chǎn)
關(guān)鍵字： FPGA FIR 濾波器性能

基于FPGA的幅值可調(diào)信號發(fā)生器設(shè)計

摘要：針對信號發(fā)生器時輸出頻率精度高和幅值可調(diào)的要求，采用直接數(shù)字頻率合成(DDS)技術(shù)，提出一種基于FPGA的幅值、頻率均可調(diào)的、高分辨率、高穩(wěn)定度的信號發(fā)生器設(shè)計方案。采用AT89S52單片機為控制器，控制FPGA產(chǎn)
關(guān)鍵字： FPGA 幅值信號發(fā)生器

基于FPGA的QDPSK調(diào)制器的設(shè)計與實現(xiàn)

摘要：介紹了QDPSK信號的優(yōu)點，并分析了其實現(xiàn)原理，提出一種QDPSK高性能數(shù)字調(diào)制器的FPGA實現(xiàn)方案。采用自頂向下的設(shè)計思想，將系統(tǒng)分成串／并變換器、差分編碼器、邏輯選相電路、四相載波發(fā)生器等4大模塊，用原理圖
關(guān)鍵字： QDPSK FPGA 調(diào)制器

S2C為Xilinx原型驗證系統(tǒng)提供突破性驗證模塊技術(shù)

S2C 日前宣布其Verification Module技術(shù)（專利申請中）已可用于其基于Xilinx的FPGA原型驗證系統(tǒng)中。V6 TAI Verification Module可以實現(xiàn)在FPGA原型驗證環(huán)境和用戶驗證環(huán)境之間高速海量數(shù)據(jù)傳輸。用戶可以使用Xilinx ChipScope或者第三方調(diào)試環(huán)境，同時查看4個FPGA。另外，V6 TAI Verification Module還可以用于1.3M～4.7M ASIC門的原型設(shè)計。V6 TAI Verification Module具有PCIe G
關(guān)鍵字： S2C Xilinx FPGA

基于FPGA的混合信號驗證流程

基于FPGA的混合信號驗證流程,隨著SoC設(shè)計上的混合信號組件數(shù)量增加了，基本的功能驗證對于硅初期能否成功也愈來愈重要。FPGA在系統(tǒng)整合難題上加入了一個新特點。在核心上，此新范例-可編程系統(tǒng)單芯片(programmable system chip,PSC)整合FPGA電閘
關(guān)鍵字：驗證流程信號混合 FPGA 基于

基于FPGA的檢糾錯邏輯算法的實現(xiàn)

基于FPGA的檢糾錯邏輯算法的實現(xiàn),星載計算機系統(tǒng)中電子器件容易受到空間環(huán)境電磁場的輻射和重粒子的沖擊，從而導(dǎo)致器件運行出錯，特別是存儲器中數(shù)據(jù)容易出現(xiàn)錯誤，需要具有檢糾錯功能的電路模塊對其進行糾正，以免造成嚴重的后果?；跐h明碼的糾錯
關(guān)鍵字：算法實現(xiàn) 邏輯糾錯 FPGA 基于

音頻編解碼芯片接口的FPGA應(yīng)用

音頻編解碼芯片接口的FPGA應(yīng)用,介紹了音頻編解碼芯片WM8731基于FPGA的接口電路的設(shè)計，包括芯片配置模塊與音頻數(shù)據(jù)接口模塊等，使得控制器只通過寄存器就可以方便地對其進行操作。整個設(shè)計以VHDL和Verilog HDL語言在Max+Plus Ⅱ里實現(xiàn)，并進行了驗
關(guān)鍵字： FPGA 應(yīng)用接口芯片解碼音頻

一款用DSP+FPGA實現(xiàn)的數(shù)字相關(guān)器

引　言數(shù)字相關(guān)器作為軟件無線電的典型應(yīng)用，在擴頻通信中成為必不可少的技術(shù)。在傳統(tǒng)的擴頻通信中，采用模擬器件(如：聲表面波器) 來實現(xiàn)解擴單元，而用數(shù)字相關(guān)器可以增加系統(tǒng)的靈活性和穩(wěn)定性，因此，對數(shù)字相關(guān)器
關(guān)鍵字：相關(guān) 數(shù)字實現(xiàn) FPGA DSP

Altera演示第一款基于模型的FPGA浮點DSP工具

　　Altera公司日前演示了使用FPGA的浮點DSP新設(shè)計流程，這是業(yè)界第一款基于模型的浮點設(shè)計工具，支持在FPGA中實現(xiàn)復(fù)數(shù)浮點DSP算法。伯克萊設(shè)計技術(shù)公司 (Berkeley Design Technology, Inc, BDTI) 進行的獨立分析驗證了能夠在Altera 的Stratix 和Arria FPGA系列中簡單方便的高效實現(xiàn)高性能浮點DSP設(shè)計。　　
關(guān)鍵字： Altera FPGA

應(yīng)用于除顫器的FPGA解決方案

越來越多的人們認識到當心臟病患者的心臟驟停時，快速及時的救治能夠帶來很大的好處。這促使更多公共場所和辦...
關(guān)鍵字： FPGA 除顫器

一種基于Spartan3E的DDS優(yōu)化設(shè)計

在高可靠應(yīng)用領(lǐng)域，如果設(shè)計得當，將不會存在類似于MCU的復(fù)位不可靠和PC可能跑飛等問題。CPLD/FPGA的高可靠性還...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費電子 FPGA

共6764條 274/451 |‹ « 272 273 274 275 276 277 278 279 280 281 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實際應(yīng)用要求進行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細 ]