xilinx fpga 文章進(jìn)入xilinx fpga技術(shù)社區(qū)

基于FPGA的CMI編碼系統(tǒng)設(shè)計(jì)

摘要：提出了一種基于FPGA并利用Verilog HDL實(shí)現(xiàn)的CMI編碼設(shè)計(jì)方法。研究了CMI碼型的編碼特點(diǎn)，提出了利用Altera公司CycloneⅡ系列EP2C5Q型號(hào)FPGA完成CMI編碼功能的方案。在系統(tǒng)程序設(shè)計(jì)中，首先產(chǎn)生m序列，然后程序
關(guān)鍵字： FPGA CMI 編碼系統(tǒng)設(shè)計(jì)

FPGA實(shí)現(xiàn)時(shí)分多址的一種改進(jìn)型方法

摘要：利用FPGA實(shí)現(xiàn)時(shí)分多址的方法有很多種，但大多數(shù)方法都對(duì)FPGA芯片資源的占用非常巨大。針對(duì)這一問(wèn)題，提出一種改進(jìn)型方法來(lái)實(shí)現(xiàn)時(shí)分多址。通過(guò)使用FPGA芯片內(nèi)部的雙口隨機(jī)訪問(wèn)存儲(chǔ)器(雙口RAM)，利用同一塊RAM采
關(guān)鍵字： FPGA 時(shí)分多址改進(jìn)型

基于FPGA的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

摘要：基于FPGA和USB2．0的技術(shù)方案，設(shè)計(jì)了一種高速化和集成化的數(shù)據(jù)采集系統(tǒng)。該系統(tǒng)是以Altera公司的FPGA芯片EP2C5T144為主控芯片，以Cypress公司的EZ-USB FX2芯片為傳輸手段設(shè)計(jì)實(shí)現(xiàn)的。首先詳細(xì)介紹了整體系統(tǒng)的
關(guān)鍵字： FPGA 數(shù)據(jù)采集系統(tǒng)

基于FPGA+DSP的雷達(dá)高速數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)

摘要：激光雷達(dá)的發(fā)射波及回波信號(hào)經(jīng)光電器件轉(zhuǎn)換形成的電信號(hào)具有脈寬窄，幅度低，背景噪聲大等特點(diǎn)，對(duì)其進(jìn)行低速數(shù)據(jù)采集存在數(shù)據(jù)精度不高等問(wèn)題。同時(shí)，A/D轉(zhuǎn)換器與數(shù)字信號(hào)處理器直接連接會(huì)導(dǎo)致數(shù)據(jù)傳輸不
關(guān)鍵字： FPGA DSP 雷達(dá) 高速數(shù)據(jù)

數(shù)字基帶傳輸系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)

摘要：為了提高系統(tǒng)的集成度和可靠性，降低功耗和成本，增強(qiáng)系統(tǒng)的靈活性，提出一種采用非常高速積體電路的硬件描述語(yǔ)言(VHDL語(yǔ)言)來(lái)設(shè)計(jì)數(shù)字基帶傳輸系統(tǒng)的方法。詳細(xì)闡述數(shù)字基帶傳輸系統(tǒng)中信號(hào)碼型的設(shè)計(jì)原則，數(shù)
關(guān)鍵字： FPGA 數(shù)字基帶傳輸系統(tǒng)

Altera有望2012年成FPGA龍頭

　　市場(chǎng)分析師預(yù)測(cè)，全球營(yíng)收排名第二大的可程序化邏輯組件供貨商Altera，有機(jī)會(huì)在2012年初取代該市場(chǎng)龍頭Xilinx躍上第一大供貨商位置。　
關(guān)鍵字： Altera FPGA

FPGA實(shí)現(xiàn)IRIG-B(DC)碼編碼和解碼的設(shè)計(jì)

為達(dá)到IRIG-B碼與時(shí)間信號(hào)輸入、輸出的精確同步，采用現(xiàn)代化靶場(chǎng)的IRIG-B碼編碼和解碼的原理，從工程的角度出發(fā)，提出了使用現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)來(lái)實(shí)現(xiàn)IRIG-B碼編碼和解碼的設(shè)計(jì)方案和體系結(jié)構(gòu)，設(shè)計(jì)中會(huì)涉及到幾個(gè)不同的時(shí)鐘頻率，F(xiàn)PGA對(duì)時(shí)鐘的同步性具有靈活性、效率高、且功耗低?？垢蓴_性好的特點(diǎn)。結(jié)果表明，F(xiàn)PGA能夠確保為從設(shè)備提供同源的時(shí)鐘基準(zhǔn)，使時(shí)鐘與信號(hào)的延遲控制在200 ns以?xún)?nèi)，從而得到了IRIG-B碼與時(shí)間精確同步的效果。
關(guān)鍵字： IRIG-B FPGA DC 編碼

基于FPGA與DSP的雷達(dá)高速數(shù)據(jù)采集系統(tǒng)

激光雷達(dá)的發(fā)射波及回波信號(hào)經(jīng)光電器件轉(zhuǎn)換形成的電信號(hào)具有脈寬窄，幅度低，背景噪聲大等特點(diǎn)，對(duì)其進(jìn)行低速數(shù)據(jù)采集存在數(shù)據(jù)精度不高等問(wèn)題。同時(shí)，A／D轉(zhuǎn)換器與數(shù)字信號(hào)處理器直接連接會(huì)導(dǎo)致數(shù)據(jù)傳輸不及時(shí)，影響系統(tǒng)可靠性、實(shí)時(shí)性。針對(duì)激光雷達(dá)回?fù)苄盘?hào)，提出基于FPGA與DSP的高速數(shù)據(jù)采集系統(tǒng)，利用FPGA內(nèi)部的異步FIFO和DCM實(shí)現(xiàn)A／D轉(zhuǎn)換器與DSP的高速外部存儲(chǔ)接口(EMIF)之間的數(shù)據(jù)傳輸。介紹了ADC外圍電路、工作時(shí)序以及DSP的EMIF的設(shè)置參數(shù)，并對(duì)異步FIFO數(shù)據(jù)讀寫(xiě)進(jìn)行仿真，結(jié)合硬件結(jié)構(gòu)詳細(xì)地
關(guān)鍵字： FPGA DSP 雷達(dá) 高速數(shù)據(jù)

高精度DDFS信號(hào)源FPGA實(shí)現(xiàn)

為進(jìn)行高精度信號(hào)源的設(shè)計(jì)，同時(shí)降低設(shè)計(jì)成本，以Cyclone II系列低端FPGA為核心，利用直接頻率合成技術(shù)，對(duì)正弦信號(hào)等數(shù)據(jù)進(jìn)行1／4周期壓縮存儲(chǔ)到ROM中，在外部時(shí)鐘頻率為50 MHz，實(shí)現(xiàn)了正弦信號(hào)源的設(shè)計(jì)，同時(shí)，實(shí)現(xiàn)三角波、鋸齒波、矩形脈沖及2-ASK、2-PSK和2-FSK等數(shù)字調(diào)制信號(hào)，系統(tǒng)還具有掃頻、指定波形次數(shù)等功能。仿真結(jié)果表明，信號(hào)源精度高，頻率調(diào)整步進(jìn)可達(dá)0．034 92 Hz，頻率范圍為0．034 92 Hz～9．375 MHz，制作成本低，功能豐富。
關(guān)鍵字： DDFS FPGA 高精度信號(hào)源

SoC FPGA上的策略考慮

SoC FPGA上的策略考慮,引言　　集成了 FPGA 架構(gòu)、硬核 CPU 子系統(tǒng)以及其他硬核 IP 的半導(dǎo)體器件 SoC FPGA 已經(jīng)發(fā)展到了一個(gè)“關(guān)鍵點(diǎn)”，它在今后十年中會(huì)得到廣泛應(yīng)用，為系統(tǒng)設(shè)計(jì)人員提供更多的選擇。對(duì)于在 FPGA 上開(kāi)發(fā)的系統(tǒng)
關(guān)鍵字：考慮策略 FPGA SoC

PLD/FPGA硬件語(yǔ)言設(shè)計(jì)verilog HDL

PLD/FPGA硬件語(yǔ)言設(shè)計(jì)verilog HDL,HDL概述　　隨著EDA技術(shù)的發(fā)展，使用硬件語(yǔ)言設(shè)計(jì)PLD/FPGA成為一種趨勢(shì)。目前最主要的硬件描述語(yǔ)言是VHDL和verilog HDL及System Verilog。 VHDL發(fā)展的較早，語(yǔ)法嚴(yán)格;而Verilog HDL是在C語(yǔ)言的基礎(chǔ)上發(fā)展起來(lái)的一種硬
關(guān)鍵字： verilog HDL 設(shè)計(jì) 語(yǔ)言硬件 PLD/FPGA

基于DSP+FPGA的紅外圖像小目標(biāo)檢測(cè)系統(tǒng)設(shè)計(jì)

基于DSP+FPGA的紅外圖像小目標(biāo)檢測(cè)系統(tǒng)設(shè)計(jì),研究單幀紅外圖像小目標(biāo)的檢測(cè)問(wèn)題。對(duì)傳統(tǒng)基于數(shù)學(xué)形態(tài)學(xué)的Top-hat算子進(jìn)行分析和實(shí)驗(yàn)，并利用一種最大類(lèi)間方差方法確定分割閾值，進(jìn)行圖像分割和目標(biāo)檢測(cè)。在Matlab仿真中發(fā)現(xiàn)，這種方法能夠在一定程度上提高單幀圖像目標(biāo)檢測(cè)的成功率，并且在一定程度上能夠適應(yīng)不同環(huán)境的需要，在實(shí)際應(yīng)用中具有一定的魯棒性。同時(shí)描述一種基于DSP+FPGA的紅外圖像處理系統(tǒng)，該結(jié)構(gòu)在一定程度上可滿足實(shí)時(shí)性和靈活性的要求，具有很強(qiáng)的通用性和可擴(kuò)展性。介紹了該系統(tǒng)的總體結(jié)構(gòu)，并且給
關(guān)鍵字：目標(biāo) 檢測(cè)系統(tǒng) 設(shè)計(jì) 圖像紅外 DSP FPGA 基于

基于FPGA的視頻格式轉(zhuǎn)換系統(tǒng)設(shè)計(jì)

摘要: 針對(duì)電視制式PAL /NTSC 信號(hào)輸出VGA 顯示格式的解決辦法，詳細(xì)講述了基于FPGA 視頻格式轉(zhuǎn)換系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)。采用Cyclone Ⅲ系列的EP3C1*84C6作為核心處理器件，實(shí)現(xiàn)了NTSC /PAL制式視頻的解碼、色空間轉(zhuǎn)換(
關(guān)鍵字：系統(tǒng) 設(shè)計(jì) 轉(zhuǎn)換格式 FPGA 視頻基于

一種基于FPGA 的嵌入式塊SRAM 的設(shè)計(jì)

摘　要：文章中提出了一種應(yīng)用于FPGA 的嵌入式可配置雙端口的塊存儲(chǔ)器。該存儲(chǔ)器包括與其他電路的布線接口、可配置邏輯、可配置譯碼、高速讀寫(xiě)電路。在編程狀態(tài)下，可對(duì)所有存儲(chǔ)單元進(jìn)行清零，且編程后為兩端口獨(dú)
關(guān)鍵字： FPGA SRAM 嵌入式

基于FPGA的語(yǔ)音存儲(chǔ)與回放系統(tǒng)設(shè)計(jì)

1 設(shè)計(jì)要求　　設(shè)計(jì)并制作一個(gè)數(shù)字化語(yǔ)音存儲(chǔ)與回放系統(tǒng)，其示意圖如圖1所示。

圖1 數(shù)字化語(yǔ)音存儲(chǔ)與回放系統(tǒng)示意圖　　(1)放大器1的增益為46dB，放大器2的增益為40dB，增益均可調(diào)；　　(2)帶通濾波器：通帶為30
關(guān)鍵字： FPGA 語(yǔ)音存儲(chǔ) 回放系統(tǒng)設(shè)計(jì)

共6764條 298/451 |‹ « 296 297 298 299 300 301 302 303 304 305 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類(lèi)，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計(jì)要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類(lèi)高端應(yīng)用，如Virtex系列，用戶(hù)可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]