xilinx fpga 文章進(jìn)入xilinx fpga技術(shù)社區(qū)

基于FPGA的磁浮軸承控制系統(tǒng)的設(shè)計與研究

0引言磁浮軸承(MagneticBearing)是以磁性力完全非接觸式支持旋轉(zhuǎn)體的軸承，其廣義上的定義是可支...
關(guān)鍵字： FPGA 磁浮軸承控制系統(tǒng)

Altium為Altium Designer新增Spartan-6 FPGA 支持

　　Altium 繼續(xù)為電子產(chǎn)品設(shè)計人員擴大器件選項。目前，最新版 Altium Designer 可提供 Xilinx Spartan®-6 器件系列的全面支持。　　電子設(shè)計人員可針對首選的FPGA(目前，Altium Designer 可支持 60 多款 FPGA產(chǎn)品)，或各種備選解決方案，采用 Altium Designer 對其性能、功耗以及其它設(shè)計參數(shù)進(jìn)行比較。進(jìn)而獲得高度的設(shè)計靈活性，不必再為必須選擇多個廠商的開發(fā)軟件而困擾。電子產(chǎn)品設(shè)計人員在開發(fā)過程中，無需大量軟硬件的重復(fù)設(shè)計
關(guān)鍵字： Altium Spartan FPGA

基于DSP+FPGA+ASIC的實時圖像處理系統(tǒng)

隨著紅外焦平面陣列技術(shù)的快速發(fā)展，紅外成像系統(tǒng)實現(xiàn)了高幀頻、高分辨率、高可靠性及微型化，在目標(biāo)跟蹤、智能交通監(jiān)控中得到了越來越多的應(yīng)用，并向更加廣泛的軍事及民用領(lǐng)域擴展。
關(guān)鍵字： DSP FPGA ASIC

借助物理綜合提高FPGA設(shè)計效能

借助物理綜合提高FPGA設(shè)計效能,隨著FPGA密度的增加，系統(tǒng)設(shè)計人員能夠開發(fā)規(guī)模更大、更復(fù)雜的設(shè)計，從而將密度優(yōu)勢發(fā)揮到最大。這些大規(guī)模設(shè)計基于這樣的設(shè)計需求――需要在無線通道卡或者線路卡等現(xiàn)有應(yīng)用中加入新功能，或者通過把兩種芯片功能合
關(guān)鍵字：設(shè)計效能 FPGA 提高物理綜合借助

基于FPGA的SoftSerdes設(shè)計與實現(xiàn)

引言在高速源同步應(yīng)用中，時鐘數(shù)據(jù)恢復(fù)是基本的方法。最普遍的時鐘恢復(fù)方法是利用數(shù)字時鐘模塊(DCM、)產(chǎn)生的多相位時鐘對輸入的數(shù)據(jù)進(jìn)行過采樣。但是由于DCM的固有抖動，在頻率很高時，利用DCM作為一種數(shù)據(jù)恢復(fù)的
關(guān)鍵字： SoftSerdes FPGA

基于高端FPGA的IC驗證平臺的PI分析

1 引言
大多數(shù)非FPGA類型的、高密度IC(如CPU)對去耦電容都有非常明確的要求。由于這些器件僅為執(zhí)行特定的任務(wù)而設(shè)計，所以其電源電流需求是固定的，僅在一定范圍內(nèi)有所波動。然而，F(xiàn)PGA不具備這種
關(guān)鍵字： FPGA 分析

雷達(dá)視頻積累算法在FPGA上的實現(xiàn)

1 引言由于雷達(dá)所處的環(huán)境的復(fù)雜性，除了地物、云雨、鳥群等干擾外，還可能來自臨近的雷達(dá)異步干擾、電臺干擾等。所有的干擾，經(jīng)過接收機進(jìn)入信號處理機，雖然經(jīng)過了中頻信號的處理，但還可能有殘余。因
關(guān)鍵字： FPGA 雷達(dá)視頻積累算法

FPGA在智能壓力傳感器系統(tǒng)中的應(yīng)用設(shè)計

0引言傳統(tǒng)氣體壓力測量儀器的傳感器部分與數(shù)據(jù)采集系統(tǒng)是分離的，抗干擾的能力較差，并且通常被測對...
關(guān)鍵字： FPGA 智能壓力傳感器系統(tǒng)

基于FPGA的智能溫度采集控制器

摘要：溫度的監(jiān)測與控制，對于工業(yè)生產(chǎn)的發(fā)展有著非常重要的意義。分析并設(shè)計了基于數(shù)字化一線總線技術(shù)的智能溫度測控系統(tǒng)。本系統(tǒng)采用FPGA實現(xiàn)一個溫度采集控制器，用于傳感器和上位機的連接，并采用微軟公司的Visu
關(guān)鍵字：一線總線異步通訊 FPGA MSCOMM

采用FPGA和DSP直接控制硬盤實現(xiàn)存儲控制的方法

摘要介紹了采用FPGA和DSP直接控制硬盤進(jìn)行數(shù)據(jù)存儲的方法，并采用一片F(xiàn)IFO作為數(shù)據(jù)緩存，能夠滿足80Khz數(shù)據(jù)采樣率系統(tǒng)的存盤要求。關(guān)鍵詞 FPGA；DSP；硬盤；數(shù)據(jù)存儲 1　引言數(shù)據(jù)存儲是數(shù)據(jù)采集過程中
關(guān)鍵字： FPGA DSP 直接控制硬盤

賽靈思傾力打造差異化消費電子產(chǎn)品

　　市場前景　　賽靈思過去10多年以來一直致力于為大批量消費產(chǎn)品市場提供可編程邏輯器件 (PLD)。消費電子不僅是目前公司最大批量市場，同時消費電子產(chǎn)品為新一代賽靈思 FPGA 和目標(biāo)設(shè)計平臺的不斷發(fā)展提供了重大市場機遇。據(jù) IC Insights 預(yù)測，消費 IC 市場的銷售規(guī)模到 2012 年將達(dá)到 510 億美元，年均復(fù)合增長率 (CAGR) 高達(dá) 16%(見圖 1)。　　隨著市場對性能更出色、外形更小巧、更綠色環(huán)保產(chǎn)品的需求日益增長，眾多消費電子產(chǎn)品公司面臨著嚴(yán)峻的挑戰(zhàn)。它們需要在競爭
關(guān)鍵字： Xilinx PLD 消費電子

Xilinx針對消費數(shù)字電視顯示器擴展可編程技術(shù)優(yōu)勢

　　全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. )日前在美國國際消費電子展 (CES) 上宣布推出首款為開發(fā)最先進(jìn)數(shù)字電視 (DTV) 解決方案而優(yōu)化的可編程平臺。該款賽靈思消費DTV目標(biāo)設(shè)計平臺基于低成本、低功耗Xilinx® Spartan®-6現(xiàn)場可編程邏輯門陣列(FPGA)系列，可加速各種先進(jìn)視頻算法的開發(fā)，并支持最新的視頻接口標(biāo)準(zhǔn)，包括DisplayPort、V-by-One®HS、HDMI以及LVDS等。　　DTV廠商現(xiàn)在可將具備高分辨率的影
關(guān)鍵字： Xilinx DTV 可編程平臺 CES

利用基于SystemC/TLM的方法學(xué)進(jìn)行IP開發(fā)和FPGA建模

隨著系統(tǒng)級芯片技術(shù)的出現(xiàn)，設(shè)計規(guī)模正變得越來越大，因而變得非常復(fù)雜，同時上市時間也變得更加苛刻。通常RTL已經(jīng)不足以擔(dān)當(dāng)這一新的角色。上述這些因素正驅(qū)使設(shè)計師開發(fā)新的方法學(xué)，用于復(fù)雜IP(硬件和軟件)以及復(fù)雜
關(guān)鍵字： SystemC FPGA TLM IP開發(fā)

基于FPGA的可層疊組合式SoC原型系統(tǒng)設(shè)計

為解決單片F(xiàn)PGA無法滿足復(fù)雜SoC原型驗證所需邏輯資源的問題，設(shè)計了一種可層疊組合式超大規(guī)模SoC驗證系統(tǒng)。該系統(tǒng)采用了模塊化設(shè)計，通過互補連接器和JTAG控制電路，支持最多5個原型模塊的層疊組合,最多可提供2 500萬門邏輯資源。經(jīng)本系統(tǒng)驗證的地面數(shù)字電視多媒體廣播基帶調(diào)制芯片(BHDTMBT1006)已成功流片。
關(guān)鍵字： FPGA SoC 層疊組合式

對FPGA中SPI復(fù)用配置的編程方法的研究

SPI(SerialPeripheralInteRFace，串行外圍設(shè)備接口)是一種高速、全雙工、同步的通信總線，在芯片的引腳上...
關(guān)鍵字： FPGA SPI 復(fù)用配置存儲器

共6764條 350/451 |‹ « 348 349 350 351 352 353 354 355 356 357 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實際應(yīng)用要求進(jìn)行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細(xì) ]