為chiplet鋪平道路

封裝行業(yè)正在將chiplet的應(yīng)用范圍擴(kuò)大到少數(shù)芯片供應(yīng)商之外，為下一代3D芯片設(shè)計(jì)和封裝奠定了基礎(chǔ)。新的chiplet標(biāo)準(zhǔn)和應(yīng)用確定基于chiplet的設(shè)計(jì)可行性的成本分析工具是兩個(gè)新的重要組成部分。與其他努力一起，我們的目標(biāo)是推動(dòng)chiplet模型向前發(fā)展，盡管該技術(shù)仍存在挑戰(zhàn)和差距。

使用這種方法，封裝廠可以在庫(kù)中具有不同功能和過(guò)程節(jié)點(diǎn)的模塊化模具或chiplet的菜單。然后，芯片客戶可以選擇這些chiplet中的任何一種，并將它們組裝在高級(jí)封裝中，從而形成一種新的復(fù)雜芯片設(shè)計(jì)，作為系統(tǒng)芯片（SoC）的替代方案。Intel、AMD和Marvell等公司已經(jīng)證明這種chiplet模型是可行的，這些公司設(shè)計(jì)自己的chiplet和互連?，F(xiàn)在，業(yè)界其他人都在探索chiplet，這主要是因?yàn)閷?duì)許多人來(lái)說(shuō)，擴(kuò)展變得太困難，成本太高，而且移動(dòng)到新節(jié)點(diǎn)的功率和性能優(yōu)勢(shì)正在縮小。高級(jí)封裝為在不同技術(shù)節(jié)點(diǎn)組合芯片提供了一種經(jīng)濟(jì)高效的方法，而chiplet則為增加互連RC延遲提供了解決方案。他們還承諾更快地開(kāi)發(fā)復(fù)雜芯片，并且可以針對(duì)特定市場(chǎng)和應(yīng)用進(jìn)行定制。

傳統(tǒng)上，為了開(kāi)發(fā)復(fù)雜的IC產(chǎn)品，供應(yīng)商設(shè)計(jì)了一種在同一個(gè)芯片上集成所有功能的芯片。在隨后的每一代中，每個(gè)芯片的功能數(shù)量都急劇增加。在最新的節(jié)點(diǎn)（7nm和5nm）上，成本和復(fù)雜性急劇上升。（節(jié)點(diǎn)是指特定的流程及其設(shè)計(jì)規(guī)則）谷歌高級(jí)技術(shù)開(kāi)發(fā)工程師穆達(dá)西爾·艾哈邁德（Mudasir Ahmad）在最近的一次演講中表示：“設(shè)計(jì)新硅節(jié)點(diǎn)的成本正在上升，只是給你一個(gè)衡量標(biāo)準(zhǔn)，現(xiàn)在制作5nm芯片的成本與制作10nm和7nm芯片的成本之和差不多，它非常昂貴?！?/span>

雖然傳統(tǒng)方法仍然是新設(shè)計(jì)的一種選擇，但chiplet為客戶提供了另一種解決方案，但像任何新技術(shù)一樣，chiplet集成并不簡(jiǎn)單。目前，基于chiplet的設(shè)計(jì)只用于高端產(chǎn)品，而不是日常設(shè)計(jì)。即便如此，提出一個(gè)基于chiplet的模型也需要幾個(gè)部分。只有少數(shù)幾家大公司具備所需的內(nèi)部專業(yè)知識(shí)和能力，其中大部分是專有的。

這將基于chiplet方法的采用限制在少數(shù)幾個(gè)方面，但現(xiàn)在，正在努力使基于chiplet的設(shè)計(jì)更易于使用。這些努力包括：

•       l ASE、AMD、Arm、谷歌、英特爾、Meta、微軟、高通、三星和TSMC組成了一個(gè)新的chiplet聯(lián)盟。該小組發(fā)布了一項(xiàng)新的開(kāi)放式芯片間互連規(guī)范，使chiplet能夠在封裝中相互通信。

•   l 開(kāi)放領(lǐng)域特定體系結(jié)構(gòu)（ODSA）子項(xiàng)目正在對(duì)類似的技術(shù)進(jìn)行最后的潤(rùn)色。ODSA還剛剛發(fā)布了一個(gè)新的成本分析工具，該工具有助于確定基于chiplet的設(shè)計(jì)是否可行。

•   l 多家封裝公司正在開(kāi)發(fā)制造技術(shù)，以將基于chiplet的設(shè)計(jì)投入生產(chǎn)。

• 
  

chiplet具有挑戰(zhàn)性

通常，要開(kāi)發(fā)基于chiplet的設(shè)計(jì)，第一步是定義產(chǎn)品。然后，擬議基于chiplet的設(shè)計(jì)需要幾個(gè)部分，例如產(chǎn)品架構(gòu)、已知良好芯片KGD和芯片間互連。它還需要一個(gè)健全的制造戰(zhàn)略。KGD是設(shè)計(jì)中使用的模具或chiplet。芯片間互連允許chiplet在設(shè)計(jì)中相互通信。通過(guò)開(kāi)發(fā)或采購(gòu)這些部件，至少在紙面上，芯片客戶可以開(kāi)發(fā)基于chiplet的設(shè)計(jì)。但最大的問(wèn)題是，這種設(shè)計(jì)是可行的還是具有成本效益的。這可能是一個(gè)主要的絆腳石，阻止厭惡風(fēng)險(xiǎn)的芯片客戶考慮使用chiplet，為了幫助客戶，ODSA發(fā)布了一個(gè)成本分析軟件工具，其中包括開(kāi)發(fā)基于chiplet的設(shè)計(jì)所涉及的所有可能組件和成本的電子表格。

谷歌的艾哈邁德說(shuō)：“沒(méi)有通用規(guī)則規(guī)定你應(yīng)該一直使用chiplet，或者不應(yīng)該。這取決于具體的應(yīng)用程序，我們需要一個(gè)可用于每個(gè)應(yīng)用程序的模型來(lái)提供反饋，通過(guò)電子表格，芯片客戶可以使用通用框架將數(shù)據(jù)輸入其中。然后他們可以嘗試了解為特定應(yīng)用程序制作chiplet是否有意義?！背杀静皇俏ㄒ坏囊蛩?。工程師還必須關(guān)注chiplet的挑戰(zhàn)。據(jù)艾哈邁德稱，以下是其中的一些挑戰(zhàn)：

l報(bào)廢成本：如果一個(gè)chiplet在一個(gè)或多個(gè)最終設(shè)計(jì)中失敗，設(shè)備可能會(huì)報(bào)廢，這會(huì)增加報(bào)廢成本。

l測(cè)試：為了最大限度地減少?gòu)U料損失，設(shè)計(jì)需要更多的測(cè)試覆蓋率。

l產(chǎn)量：包的復(fù)雜性可能會(huì)影響總體產(chǎn)量。

l性能：將信號(hào)從一個(gè)模具移動(dòng)到另一個(gè)模具可能會(huì)降低產(chǎn)品的性能。

商業(yè)模式是另一個(gè)挑戰(zhàn)?！叭绻胁煌墓?yīng)商提供不同的零件，而您將它們?nèi)看虬?，誰(shuí)負(fù)責(zé)什么？誰(shuí)對(duì)故障負(fù)責(zé)？”艾哈邁德問(wèn)道。

架構(gòu)、KGD、互連

成本和技術(shù)挑戰(zhàn)只是chiplet等式的一部分，客戶還必須定義產(chǎn)品并為設(shè)計(jì)選擇架構(gòu)，這里有很多選擇?？蛻艨梢詫⒛＞呒傻浆F(xiàn)有的高級(jí)軟件包或新體系結(jié)構(gòu)中，扇出是一種選擇。在扇出封裝的一個(gè)示例中，DRAM芯片堆疊在封裝中的邏輯芯片上，在高端系統(tǒng)中使用2.5D是另一種選擇；在2.5D中，模具堆疊在插入器上，或側(cè)對(duì)側(cè)連接。插入器集成了硅通孔（TSV），它提供了從模具到電路板的電氣連接。在一個(gè)示例中，ASIC和高帶寬存儲(chǔ)器（HBM）并排放置在插入器上，HBM是DRAM內(nèi)存堆棧。

另一種選擇是將芯片集成到新的3D架構(gòu)中，例如，Intel正在開(kāi)發(fā)一種GPU體系結(jié)構(gòu)，代號(hào)為Ponte Vecchio，該設(shè)備在一個(gè)封裝中的五個(gè)不同流程節(jié)點(diǎn)上集成了47個(gè)瓷磚或芯片。

圖1 高性能計(jì)算封裝的不同選擇，基于插入器的2.5D與扇出式基板芯片（FOCoS）。來(lái)源：ASE

圖2 更多2.5D封裝、高密度扇出（HDFO）、橋接封裝和芯片的示例。資料來(lái)源：Amkor

任何基于chiplet的架構(gòu)都需要已知良好的芯片，即符合給定規(guī)范的芯片，如果沒(méi)有KGD，包裝可能會(huì)出現(xiàn)產(chǎn)量低或在現(xiàn)場(chǎng)出現(xiàn)故障。ASE工程技術(shù)營(yíng)銷總監(jiān)曹麗紅（Lihong Cao）在最近的一次活動(dòng)中表示：“我們收到裸模，并將其放入包裝中，以交付具有功能的產(chǎn)品，關(guān)于KGD，我們希望對(duì)其進(jìn)行全面測(cè)試，并具有良好的功能。我們希望它達(dá)到100%?！?/span>

這不是唯一的挑戰(zhàn)。在一個(gè)封裝中，一些模具堆疊在一起，而其他模具則存放在其他地方。因此，您需要一種使用芯片間互連將一個(gè)芯片連接到另一個(gè)芯片的方法。如今的類似芯片的設(shè)計(jì)使用專有互連連接芯片，這限制了該技術(shù)的采用。QP Technologies母公司Promex總裁兼首席執(zhí)行官理查德·奧特（RichardOtte）表示：“chiplet成為新IP的最大障礙是標(biāo)準(zhǔn)化，必須在chiplet之間建立標(biāo)準(zhǔn)/通用通信接口，這樣才能在多個(gè)包裝提供商之間實(shí)現(xiàn)?！?/span>

好消息是，一些組織正在為chiplet制定開(kāi)放式芯片間互連標(biāo)準(zhǔn)，目前有幾種相互競(jìng)爭(zhēng)的技術(shù)，目前尚不清楚哪種技術(shù)會(huì)獲勝，或者如何將它們結(jié)合起來(lái)ODSA正在準(zhǔn)備一種稱為線束（BoW）的芯片間互連技術(shù)。其他芯片到芯片技術(shù)包括高級(jí)接口總線（AIB）、CEI-112G-XSR和Open HBI。在最新的努力中，Intel、Samsung、TSMC和其他公司支持的一個(gè)新芯片聯(lián)盟發(fā)布了UCIe，該規(guī)范涵蓋了芯片間I/O物理層、芯片間協(xié)議和軟件堆棧。

上述所有規(guī)范都定義了封裝中chiplet之間的標(biāo)準(zhǔn)互連，但它們都是不同的。ASE的Cao表示：“UCIe和BoW都是開(kāi)放規(guī)范，它們定義了封裝中chiplet之間的互連，并實(shí)現(xiàn)了開(kāi)放的chiplet生態(tài)系統(tǒng)，但它們與如何定義層和以不同方式優(yōu)化應(yīng)用程序不同?！薄?/span>

事實(shí)證明，沒(méi)有一種互連技術(shù)能夠滿足所有需求。工程師將選擇滿足給定應(yīng)用要求的選項(xiàng)。JCET首席技術(shù)官Choon Lee表示：“不同標(biāo)準(zhǔn)之間存在重疊子集，因此，堅(jiān)持一個(gè)標(biāo)準(zhǔn)可能沒(méi)有什么意義，一般來(lái)說(shuō)，chiplet的功能塊是由設(shè)備制造商定義的，他們知道如何優(yōu)化芯片之間的互連。”

chiplet堆疊/粘合選項(xiàng)

一旦定義了chiplet體系結(jié)構(gòu)、KGD和互連，下一步就是確定將產(chǎn)品投入生產(chǎn)，是否像以前一樣，封裝或類似chiplet的設(shè)計(jì)可以在鑄造廠、內(nèi)存制造商或OSAT制造和組裝。一些（但并非所有）鑄造廠和內(nèi)存制造商都有自己的內(nèi)部封裝組裝業(yè)務(wù)，每個(gè)供應(yīng)商都有不同的能力。每個(gè)公司都在開(kāi)發(fā)一種或多種不同的方法，將不同的chiplet組裝、堆疊和粘合在一起。先進(jìn)的鍵合技術(shù)包括熱壓、激光輔助和銅混合鍵合，熱壓鍵合（TCB）和激光輔助鍵合（LAB）都利用了帶有銅微泵的傳統(tǒng)倒裝芯片工藝。在此過(guò)程中，在芯片上形成銅凸點(diǎn)，然后使用倒裝芯片鍵合器、LAB或TCB將器件鍵合到另一個(gè)結(jié)構(gòu)上。相比之下，銅混合鍵合使用銅互連而不是傳統(tǒng)的凸點(diǎn)來(lái)堆疊和連接芯片。傳統(tǒng)的倒裝芯片工藝用于制作多種封裝類型。其中一種稱為球柵陣列（BGA），用于多種芯片應(yīng)用。為了制作BGA封裝，該過(guò)程從在晶圓廠的晶圓上制造芯片開(kāi)始。然后，在晶圓的一側(cè)形成基于焊料的微小銅凸點(diǎn)，這些凸點(diǎn)由一根帶有薄鎳擴(kuò)散屏障的銅柱和一個(gè)錫銀焊料帽組成，銅凸塊將一個(gè)模具連接到另一個(gè)模具或封裝中的基板，這些突起在不同的結(jié)構(gòu)之間提供了小而快速的電氣連接，制作銅凸點(diǎn)是一個(gè)眾所周知的過(guò)程。

圖3 微泵工藝流程。資料來(lái)源：John Lau，Unimicron

一旦在晶圓上形成凸起，芯片就被切成丁。然后，該設(shè)備進(jìn)行傳統(tǒng)的倒裝芯片工藝。首先，將模具放置在倒裝芯片鍵合機(jī)中。通常，倒裝芯片鍵合機(jī)用于以300μm到50μm的凹凸間距堆疊和鍵合模具。今天的凹凸間距可擴(kuò)展到40μm及以下。（節(jié)距是指模具上相鄰?fù)箟K之間的間距。）（K&S）首席技術(shù)官鮑勃·奇拉克（BobChylak）表示：“很多倒裝芯片設(shè)備都不需要精確的定位?！钡寡b芯片粘合機(jī)將芯片取出，將錫球浸入助焊劑中，然后將其放置在PCB上，此過(guò)程重復(fù)數(shù)次。最后，在PCB上放置幾個(gè)模具，有時(shí)稱為模具基板。然后，它會(huì)經(jīng)歷大規(guī)模回流過(guò)程。Chylak說(shuō)：“PCB經(jīng)過(guò)回流爐，回流爐熔化焊料，然后使其固化?！痹诨亓骱高^(guò)程之后，PCB上的模具將經(jīng)歷一個(gè)清潔步驟，然后，系統(tǒng)在PCB上的每個(gè)凸模上注入模具化合物。中山大學(xué)研究員萬(wàn)春創(chuàng)在一篇論文中說(shuō)：“（這會(huì)密封）所有組件，保護(hù)設(shè)備內(nèi)部的模具和凸起?！比缓?，將較大的C4焊球植入基板PCB基板下方，最后，將PCB上的芯片切塊，創(chuàng)建單個(gè)BGA封裝，每個(gè)單元內(nèi)都有芯片。

行業(yè)需要一種不同的解決方案，用于使用最先進(jìn)的銅微泵的高級(jí)封裝，涉及40μm螺距和更緊密的間距。但在這些球場(chǎng)上使用傳統(tǒng)倒裝芯片鍵合機(jī)是一個(gè)挑戰(zhàn)，對(duì)于更細(xì)的間距，一些封裝廠使用TCB在40μm到10μm的凹凸間距下進(jìn)行芯片堆疊和鍵合應(yīng)用，通常，TCB用于2.5D/3D封裝的芯片堆疊和鍵合。

圖4 2.5D/3D系統(tǒng)架構(gòu)。銅微泵連接中介層和基模。資料來(lái)源：Rambus

在TCB工藝中，使用傳統(tǒng)的凸點(diǎn)工藝在模具上形成微小的銅凸點(diǎn)，不過(guò)，在這種情況下，凹凸越小，音調(diào)越細(xì)。然后，與傳統(tǒng)的倒裝芯片鍵合機(jī)不同，封裝廠使用TCB工具。K&S’Chylak說(shuō)：“熱壓鍵合機(jī)沒(méi)有加熱整個(gè)電路板及其上的所有芯片，而是抓住芯片，像普通倒裝芯片一樣將其浸入焊劑中，然后將其放置在PCB上，焊接頭上有一個(gè)加熱器。它加熱到焊料的熔點(diǎn)后，將芯片固定到位，然后它冷卻下來(lái)，焊料凝固。”

同時(shí)在實(shí)驗(yàn)室工藝中，使用傳統(tǒng)的凸點(diǎn)工藝在模具上形成微小的銅凸點(diǎn)，然后，將凸模和基板放置在實(shí)驗(yàn)室工具中，該系統(tǒng)利用激光產(chǎn)生的熱量將模具對(duì)準(zhǔn)并粘合到基板上，（實(shí)驗(yàn)室設(shè)備）具有紅外激光源（980nm波長(zhǎng)）和光學(xué)系統(tǒng)（均化器）這可以產(chǎn)生一束銳利且均勻的激光束，能夠以極高的爬升速度選擇性地加熱目標(biāo)區(qū)域。JCET的高級(jí)研發(fā)工程師瓦格諾·阿爾維斯·布拉甘卡在一篇論文中說(shuō)：“實(shí)驗(yàn)室過(guò)程的加熱機(jī)制是基于一種材料對(duì)光子能量的吸收，以及這種能量隨后向原子的耗散?！逼渌藢?duì)這項(xiàng)工作作出了貢獻(xiàn)。

在實(shí)驗(yàn)室系統(tǒng)中，鍵合過(guò)程在不到一秒鐘的時(shí)間內(nèi)發(fā)生，熱應(yīng)力很低。LAB比TCB快，但它需要特定供應(yīng)商提供的專用設(shè)備。Amkor和JCET正在開(kāi)發(fā)實(shí)驗(yàn)室，該技術(shù)自2019年左右開(kāi)始生產(chǎn)。JCET的Lee說(shuō)：“該實(shí)驗(yàn)室一直在生產(chǎn)高性能計(jì)算應(yīng)用程序，在這些應(yīng)用程序中，由于翹曲或殘余應(yīng)力導(dǎo)致的凹凸不濕或開(kāi)裂可能是至關(guān)重要的?！?/span>OSAT希望將實(shí)驗(yàn)室的間距提高到10μm左右。Amkor高級(jí)封裝開(kāi)發(fā)和集成副總裁邁克爾·凱利（MichaelKelly）表示：“我們已經(jīng)使用無(wú)鉛銅凸點(diǎn)和激光輔助鍵合方法演示了低至10μm的間距，我們的產(chǎn)品在20μm間距領(lǐng)域獲得了資格，這些都是晶片上的，大部分是專用傳感器。”

混合鍵合

TCB和LAB都擴(kuò)展到10μm的凹凸間距。除此之外，該行業(yè)還需要一種新的解決方案，即銅混合鍵合。這里的想法是使用細(xì)間距銅連接直接堆疊和連接模具，而不是傳統(tǒng)的微型泵。銅混合鍵合并不新鮮。2005年，Ziptronix推出了一種稱為低溫直接鍵合互連（DBI）的技術(shù)，被認(rèn)為是銅混合鍵合的第一種版本。2015年，索尼授權(quán)DBI，并為其CMOS圖像傳感器線實(shí)施該技術(shù)。其他圖像傳感器供應(yīng)商也許可使用DBI。

對(duì)于CMOS圖像傳感器，供應(yīng)商遵循晶圓到晶圓混合鍵合工藝流程。首先，在一個(gè)晶圓廠中加工兩個(gè)不同的晶圓。第一塊晶圓由多個(gè)處理器芯片組成，第二晶圓由多個(gè)像素陣列芯片組成，目標(biāo)是將每個(gè)像素陣列芯片堆疊在每個(gè)處理器芯片的頂部。為此，將兩個(gè)晶圓插入晶圓鍵合機(jī)，鍵合機(jī)對(duì)齊每個(gè)芯片，并使用兩步鍵合工藝將其連接起來(lái)，首先，它形成介電-介電鍵，然后是金屬-金屬連接，最后，將晶圓上的芯片切成小片并封裝，形成圖像傳感器。索尼和OmniVision使用Xperi的DBI工藝，分別以3.1μm和3.9μm間距生產(chǎn)CMOS圖像傳感器?，F(xiàn)在，業(yè)界正在開(kāi)發(fā)用于3D芯片和封裝應(yīng)用的銅混合鍵合。AMD、Graphcore和YMTC已經(jīng)宣布了使用不同供應(yīng)商提供的混合鍵合的產(chǎn)品。其他人正在研發(fā)封裝中，混合鍵合用于晶圓到晶圓和芯片到晶圓的鍵合。在芯片到晶圓中，兩個(gè)帶芯片的晶圓在晶圓廠中加工，然后，將第一晶圓上的芯片切成小塊，并使用混合鍵合將其鍵合到第二晶圓。

圖5 Xperi的芯片到晶圓混合鍵合流程。來(lái)源：Xperi

芯片到晶圓為封裝客戶提供了更多的選擇，但這是一個(gè)具有挑戰(zhàn)性的過(guò)程。Xperi產(chǎn)品營(yíng)銷副總裁Abul Nuruzzaman表示：“CMOS圖像傳感器采用晶圓對(duì)晶圓混合鍵合形成，鍵合芯片具有相似的封裝面積，兩種晶圓都具有足夠高的產(chǎn)量，并且具有成熟的硅供應(yīng)鏈和工藝，在2.5D或3D高級(jí)封裝中，有時(shí)需要一種芯片到晶圓的鍵合技術(shù)，它還需要KGD、不同的芯片尺寸以及來(lái)自不同技術(shù)節(jié)點(diǎn)或晶圓尺寸的芯片，切割、芯片處理和組裝必須與混合鍵合工藝兼容，而混合鍵合工藝對(duì)該行業(yè)來(lái)說(shuō)相對(duì)較新?！?/span>

除了Xperi，Imec、Intel、Leti、Micron、Samsung和TSMC也在開(kāi)發(fā)銅混合鍵合工藝，所有銅混合鍵合工藝都相似。首先，在一個(gè)晶圓廠的兩個(gè)晶圓上處理所需的芯片設(shè)計(jì)，然后，每個(gè)晶圓都在晶圓廠中進(jìn)行一次大馬士革工藝。為此，在晶圓的一側(cè)沉積電介質(zhì)材料。在這些材料上，為晶圓上的每個(gè)芯片刻制和蝕刻微小的過(guò)孔，然后將銅材料沉積在晶圓上。然后，化學(xué)機(jī)械拋光（CMP）工具拋光表面，剩下的是每個(gè)芯片的微小通孔中的銅金屬化材料。裸露的銅過(guò)孔代表焊盤(pán)，晶圓的表面必須完好無(wú)損。因此，CMP后，使用計(jì)量工具檢查表面拓?fù)涫欠翊嬖谌毕荨Ｈ缓?，將芯片切成小片放在一個(gè)晶圓上。使用晶片粘合機(jī)，將模具堆疊并粘合到第二個(gè)晶片上。然后將最終粘合的芯片切成小片。

這是一個(gè)具有挑戰(zhàn)性的過(guò)程。在流動(dòng)過(guò)程中，不需要的顆粒和缺陷可能會(huì)出現(xiàn)在模具上，顆粒會(huì)導(dǎo)致粘結(jié)墊中出現(xiàn)空隙，即使一個(gè)100nm的粒子落在焊盤(pán)上，也會(huì)導(dǎo)致數(shù)百次連接失敗。

結(jié)論

迄今為止，只有少數(shù)供應(yīng)商開(kāi)發(fā)和制造了基于chiplet的設(shè)計(jì)，為了更廣泛地采用這項(xiàng)技術(shù)，幾個(gè)關(guān)鍵的部分已經(jīng)到位，鑒于在高級(jí)節(jié)點(diǎn)開(kāi)發(fā)芯片的成本不斷上升，業(yè)界比以往任何時(shí)候都更需要這種chiplet模型。