中國(guó)科研團(tuán)隊(duì)在集成電路領(lǐng)域研究取得新進(jìn)展

近日，合肥工業(yè)大學(xué)系統(tǒng)結(jié)構(gòu)研究室邊緣性缺陷測(cè)試研究團(tuán)隊(duì)提出一種可用于6T SRAM（FinFET工藝）自熱效應(yīng)表征方法并在基于FinFET的高性能FPGA平臺(tái)上進(jìn)行了實(shí)驗(yàn)驗(yàn)證。

隨著集成電路技術(shù)節(jié)點(diǎn)的不斷發(fā)展，3D的晶體管結(jié)構(gòu)和先進(jìn)材料的使用增強(qiáng)了晶體管的自熱效應(yīng)，加速了缺陷產(chǎn)生，降低了驅(qū)動(dòng)電流，增大了晶體管功耗，進(jìn)而使得晶體管可靠性下降，嚴(yán)重的可至電路失效。

因此，有效的針對(duì)基于先進(jìn)納米工藝的高集成密度的自熱效應(yīng)進(jìn)行表征對(duì)電路的可靠性研究具有重要意義。該團(tuán)隊(duì)利用占空比和電路性能參數(shù)讀延遲時(shí)間來(lái)實(shí)現(xiàn)6T SRAM的自熱效應(yīng)表征。

文章通過(guò)Hspice工具分別仿真了6T SRAM的保持、讀和寫(xiě)三種狀態(tài)，分析了自熱效應(yīng)對(duì)6T SRAM不同狀態(tài)的影響。且進(jìn)一步改變讀狀態(tài)下的占空比，提取讀延遲參數(shù)隨占空比的變化發(fā)現(xiàn)讀延遲呈上升、不變和下降趨勢(shì)。使用理論深入解析的產(chǎn)生機(jī)理，并有效的利用讀延遲變化進(jìn)行自熱效應(yīng)表征。

最后，在基于FinFET工藝的FPGA平臺(tái)上進(jìn)行了實(shí)驗(yàn)驗(yàn)證。研究結(jié)果表明，所提出的自熱效應(yīng)表征方法可用于瞬態(tài)溫度：0-84.5℃，電路溫度：0-48.8℃的表征溫度范圍。