半導(dǎo)體制造：又逢更新?lián)Q代時(shí)

　　環(huán)保意識(shí)的提升，首當(dāng)其沖的就是對(duì)各種電子產(chǎn)品能效指標(biāo)的愈加嚴(yán)格，功耗管理及其對(duì)系統(tǒng)成本和性能的影響是當(dāng)前電子系統(tǒng)設(shè)計(jì)人員和制造商所首要關(guān)注的問題。隨著競(jìng)爭(zhēng)日益激烈，盡力降低功耗、加強(qiáng)對(duì)熱耗散的有效管理、并同時(shí)在由價(jià)格和性能驅(qū)動(dòng)的功能方面保持領(lǐng)先等更加不可或缺。與眾多先進(jìn)電源管理方案實(shí)現(xiàn)降低系統(tǒng)功耗相比，制程工藝的進(jìn)步才是提升性能和降低功耗最根本的辦法，轉(zhuǎn)向更高制程無疑是提升半導(dǎo)體產(chǎn)品性能功耗比和市場(chǎng)競(jìng)爭(zhēng)力最直接有效的辦法。

　　市場(chǎng)研究機(jī)構(gòu)Gartner Dataquest產(chǎn)業(yè)分析師Kay-Yang Tan表示，過去數(shù)十年來，集成器件制造商(IDM)在工藝技術(shù)及服務(wù)的創(chuàng)新方面扮演領(lǐng)航者的角色，未來也將繼續(xù)在新世代產(chǎn)品的開發(fā)上扮演重要的角色。專業(yè)集成電路制造服務(wù)領(lǐng)域所產(chǎn)出芯片的市場(chǎng)銷售金額占全球半導(dǎo)體業(yè)的比例已從1998年的9.2%增加到2009的28.1%。

　　經(jīng)歷過經(jīng)濟(jì)危機(jī)的洗禮之后，半導(dǎo)體市場(chǎng)從2009年下半年開始強(qiáng)力反彈，在這樣的市場(chǎng)大環(huán)境推動(dòng)下，2010年又將迎來一個(gè)制程工藝全面革新?lián)Q代的年份。2009年，Intel已經(jīng)邁入了32nm時(shí)代，今年領(lǐng)先的幾大代工廠商均已經(jīng)宣布開始量產(chǎn)32nm的博弈。TSMC(臺(tái)積電)、IBM聯(lián)盟以及三星都已經(jīng)在2009年公開了自己2010年的工藝革新計(jì)劃，只是，這次三大代工陣營(yíng)似乎如商量好般直接發(fā)布自己的28nm工藝，而跳過了32nm這個(gè)主節(jié)點(diǎn)。

　　代工廠的進(jìn)程

　　28nm工藝是目前幾大主流Foundry(代工廠)提供的新一代工藝節(jié)點(diǎn)，代工界龍頭TSMC計(jì)劃于2010年第三季與第四季依序推出28LP 低耗電及28HP高效能的工藝以滿足客戶的需求，并且于2011年第一季再推出28HPL 高效能低耗電的后續(xù)工藝。一般而言，大規(guī)模的生產(chǎn)時(shí)程會(huì)于推出半年后開始。TSMC將同時(shí)提供客戶高介電層/金屬柵(HKMG，High-k Metal Gate)及氮氧化硅(SiON，Silicon Oxynitride)兩種材料選擇，與40nm工藝相較，柵密度更高、速度更快、功耗更少。TSMC負(fù)責(zé)研發(fā)的資深副總蔣尚義博士介紹，之所以選擇跳過32nm，是因?yàn)楣に嚩际腔诜?wù)客戶的需求。 相較于32nm，28nm的柵密度顯然更高許多。同時(shí)考慮到客戶在高效能對(duì)于速度以及無線移動(dòng)通訊對(duì)于低耗電方面的要求分別推出以HKMG柵極工藝的28HP以及延續(xù)SiON閘極介電材料的28LP，相信會(huì)給客戶帶來更多在效能，耗電及成本方面的效益。

　　TSMC的HKMG用于28HP高效能是全新的工藝，與40nm相較在相同漏電基礎(chǔ)上有50%的速度提升，相同速度基礎(chǔ)上漏電亦有大約50%的降低。HKMG的工藝成本會(huì)增加，但是TSMC在每一代的工藝都會(huì)給客戶盡可能高的性價(jià)比。TSMC的28nm HKMG比一般32nm有更高的柵密度、更快的速度、更低的耗電，同時(shí)HKMG更進(jìn)一步降低了柵極的漏電。盡管也有競(jìng)爭(zhēng)對(duì)手同時(shí)有采用Gate first的工藝，但是這種單一金屬材料很難同時(shí)讓NMOS、 PMOS 達(dá)到功能的匹配。TSMC使用不同的金屬材料使得NMOS、PMOS在功能的匹配及Vt調(diào)整上都能達(dá)到要求。

　　從設(shè)計(jì)角度，蔣尚義博士介紹，28nm與現(xiàn)在的45(40)nm這代工藝相比存在全新挑戰(zhàn)。 TSMC在45(40)nm 采用了部分的設(shè)計(jì)準(zhǔn)則限制(Restricted Design Rule)，但是到28nm設(shè)計(jì)準(zhǔn)則限制的范圍更加擴(kuò)大;另外提取和仿真(extraction and simulation)需要處理更多的數(shù)據(jù)。為了應(yīng)對(duì)這些挑戰(zhàn)，TSMC和客戶以及設(shè)計(jì)伙伴間對(duì)每個(gè)產(chǎn)品都必須更早及更緊密地聯(lián)系及合作。

　　為了提高合作的效能，TSMC為了先進(jìn)工藝推出多項(xiàng)EDA技術(shù)檔案。包括可互通的制程設(shè)計(jì)套件(iPDK)、制程設(shè)計(jì)規(guī)則檢查(iDRC)、集成電路布局與電路圖對(duì)比 (iLVS)，及制程電容電阻抽取模塊 (iRCX)，其中iRCX就是為28nm推出的。

　　與前一代工藝比較，為了依然能夠達(dá)到讓新工藝有大約2倍的柵密度(gate density)，TSMC的28nm 在線路布局方面有新的要求。同樣地，將來更新工藝如 22/20nm在design rule(設(shè)計(jì)準(zhǔn)則)方面會(huì)有許多新的要求與限制以達(dá)到柵密度倍增的要求。將來可以預(yù)見的是客戶會(huì)更緊密地與晶圓代工伙伴合作以提前應(yīng)對(duì)許多在制程工藝以及設(shè)計(jì)上更多的挑戰(zhàn)，以達(dá)到上市以及上量的目標(biāo)。