晶圓級封裝向大尺寸芯片發(fā)展

　　晶圓級封裝(WLP)技術(shù)正在穩(wěn)步向小芯片應(yīng)用繁衍。對大尺寸芯片應(yīng)用如DRAM和flash存儲器而言，批量生產(chǎn)前景還不明朗，但理想的WLP可靠性高，且能高頻運(yùn)行，有望改變這種大尺寸芯片無法應(yīng)用的現(xiàn)狀。WLP一般擁有良好的功率集成特性、支持晶圓級測試、能適應(yīng)芯片特征尺寸縮小，同時(shí)降低成本。

　　WLP技術(shù)的最新進(jìn)展可以滿足所謂的理想WLP的每項(xiàng)要求。已有人證明，柔性層能提高可靠性。WLP上的兩個(gè)金屬層提高了功率和信號的完整性。取消封裝基底則將高速應(yīng)用產(chǎn)品的跡長降到了最低。在柔性層頂部添加銅柱，可直接進(jìn)行晶圓級測試和老化。利用重組晶圓制作的WLP能解決芯片尺寸縮小的問題，并且能通過采用層壓而不是旋轉(zhuǎn)涂覆以及盡量減少光刻步驟，降低封裝成本。本文對這些技術(shù)進(jìn)行討論，并著重介紹推進(jìn)批量生產(chǎn)應(yīng)用WLP所需的技術(shù)進(jìn)步。

　　對I/O數(shù)量較少的小芯片器件而言，WLP技術(shù)是比芯片級封裝(CSP)技術(shù)更便宜的封裝解決方案。這是因?yàn)閯h減了封裝基底，封裝工藝的高度平行化且將手工操作降到了最低。WLP技術(shù)同時(shí)還提供盡可能小的形狀因子，因此，在小型邏輯和模擬ICs、射頻ICs、圖像傳感器以及MEMS封裝方面，WLP找到了用武之地。1WLP的采用仍僅限于面積小、I/O數(shù)量少的芯片應(yīng)用，如存儲器、DRAM、SRAM和數(shù)字信號處理器(DSPs)。

　　對于DRAM和其他I/O數(shù)量少但面積大的芯片應(yīng)用而言，WLP技術(shù)仍然存在巨大挑戰(zhàn)，包括熱疲勞可靠性、成本、芯片面積縮小和晶圓級測試。為進(jìn)一步促進(jìn)大尺寸芯片采用WLP，封裝行業(yè)需要開發(fā)出可提供高可靠性、優(yōu)質(zhì)的電學(xué)性能(包括高頻應(yīng)用時(shí)良好的信號和電源完整性)、可晶圓級測試、芯片特征尺寸縮小的解決方案以及低成本的WLP解決方案。近年來，這些方面都已經(jīng)有所進(jìn)展。

　　熱疲勞可靠性

　　由于芯片和PCB之間的熱膨脹系數(shù)(CTE)明顯不匹配，因此對于芯片尺寸大于5×5mm的WLPs而言，熱疲勞可靠性是值得關(guān)注的大問題。有人對影響板級熱疲勞可靠性的各種因數(shù)進(jìn)行了全面研究。2經(jīng)研究，與其他參數(shù)相比，較大的凸塊間距、大凸塊和大焊料的間距對提高熱疲勞可靠性有顯著影響。DRAM采用相對較大的芯片，具有較少的I/O數(shù)量，以及標(biāo)準(zhǔn)化的0.8mm的凸塊間距。但是，盡管具有這些有利因素，由于沒有柔性層，這種芯片還是不能達(dá)到大多數(shù)消費(fèi)產(chǎn)品和商業(yè)產(chǎn)品所需的穩(wěn)定性標(biāo)準(zhǔn)。

　　設(shè)計(jì)適當(dāng)、擁有優(yōu)化的機(jī)械性能的柔性層能夠顯著提高熱疲勞可靠性。模擬數(shù)據(jù)和實(shí)驗(yàn)數(shù)據(jù)都表明，正確選擇柔性材料可以決定熱機(jī)械負(fù)載在焊接點(diǎn)和金屬走線之間的合理分布。柔性層上方的保護(hù)層可提高邊緣處的柔性凸塊的半徑，避免壓力集中。柔性材料的楊氏模量也對封裝的可靠性有影響。采用表1中所示的三種性質(zhì)的材料進(jìn)行模擬，表2中示出了模量對焊料和重分布層(RDL)走線中的應(yīng)力的影響(單位是GPa)。第一組中，采用材料A(楊氏模量為0.16GPa)作為緩沖層、保護(hù)層和阻焊漆，對焊料和RDL走線產(chǎn)生的應(yīng)力較小。采用材料C(楊氏模量為3.0GPa)作為阻焊漆，對焊料的應(yīng)力過大。采用材料B(楊氏模量為2.4GPa)作為作為柔性緩沖層，則在RDL走線中產(chǎn)生了較大的應(yīng)力。Gardner等也曾對保護(hù)層的重要性進(jìn)行證明。3Gardner的研究表明，擁有尖銳凸塊邊緣的柔性WLP的性能要比沒有柔性層的對照樣本差，因?yàn)槭Ｊ綇暮附狱c(diǎn)疲勞轉(zhuǎn)移至了柔性凸塊邊緣處的金屬走線裂縫處。有人發(fā)現(xiàn)螺旋走線設(shè)計(jì)可以大大提高走線的可靠性。4壓力集中在堅(jiān)硬和柔性材料間的分界線上方的金屬線交*處尤其具有顯著影響。