賽靈思全球首發(fā)堆疊硅片互聯(lián)技術

　　10月， Xilinx宣布推出業(yè)界首項堆疊硅片互聯(lián)技術，即通過在單個封裝中集成多個 FPGA 芯片，提升容量和帶寬，同時降低功耗，以滿足那些需要高密度晶體管和邏輯，以及需要極大的處理能力和帶寬性能的市場應用。此次在TSMC代工的28nm 7系列FPGA通過采用3D封裝技術和硅通孔 (TSV) 技術，實現(xiàn)了最大單芯片 FPGA 所能達到的兩倍功能。

　　賽靈思高級副總裁湯立人( Vincent Tong) 指出：“通過提供多達 200 萬個邏輯單元的業(yè)界最大容量，賽靈思 28nm 7系列FPGA大大拓寬了可編程邏輯應用的范圍。而我們的堆疊硅片互聯(lián)封裝方法讓這樣了不起的成就成為了可能。賽靈思五年來的精心研發(fā)，以及TSMC和我們的封裝供應商所提供的業(yè)界領先技術，使我們能為電子系統(tǒng)開發(fā)人員帶來創(chuàng)新的解決方案，讓 FPGA 的優(yōu)勢進一步深入到他們的制造流程。”

　　TSMC研究及發(fā)展資深副總經(jīng)理蔣尚義博士指出：“與傳統(tǒng)的單芯片F(xiàn)PGA相比，采用多芯片封裝的FPGA提供了一個創(chuàng)新的方法，不僅實現(xiàn)了大規(guī)模的可編程性、高度的可靠性，還提高了熱梯度和應力容限特性。通過采用TSV技術以及硅中介層實現(xiàn)硅芯片堆疊方法，賽靈思預期基于良好的設計測試流程，可大大降低風險，順利走向量產。 通過該流程，公司將滿足設計執(zhí)行、制造驗證以及可靠性評估等行業(yè)標準。”

　　在賽靈思堆疊硅片互聯(lián)結構中，數(shù)據(jù)在一系列相鄰的FPGA 芯片上通過10,000 多個過孔走線。相對于必須使用標準I/O連接在電路板上集成兩個 FPGA 而言，堆疊硅片互聯(lián)技術將單位功耗芯片間連接帶寬提升了 100 倍，時延減至五分之一，而且不會占用任何高速串行或并行I/O資源。通過芯片彼此相鄰，并連接至球形柵格陣列，賽靈思避免了采用單純的垂直硅片堆疊方法出現(xiàn)的熱通量和設計工具流問題。賽靈思基礎 FPGA 器件采用 28nm HPL(高性能低功耗)工藝技術，為 FPGA 芯片集成提供了功耗預算理想的封裝方法。

　　賽靈思的堆疊硅片互聯(lián)技術服務于處于新一代電子系統(tǒng)核心地位的要求最高的 FPGA應用。該技術具有超高帶寬、低時延和低功耗互聯(lián)等優(yōu)異特性，使客戶不僅能夠通過與單片F(xiàn)PGA 器件采用的同一方法來實現(xiàn)應用;利用軟件內置的自動分區(qū)功能實現(xiàn)按鈕式的簡便易用性;而且還能支持層次化或團隊化設計方法，實現(xiàn)最高性能和最高生產力。

　　ARM公司系統(tǒng)設計部執(zhí)行副總裁兼總經(jīng)理 John Cornish 指出：“采用堆疊硅片互聯(lián)技術的 Virtex-7 2000T 是 FPGA 發(fā)展史上一個重要里程碑，它使 ARM 能夠在單個 FPGA 中實現(xiàn)最新內核和平臺解決方案。相對于多個FPGA方法而言，這將大大簡化我們的開發(fā)工作，降低功耗，并大幅提升了性能。我們的 ARM Versatile Express SoC 原型設計解決方案長期以來一直采用 Virtex FPGA 技術，這必將進一步鞏固我們的領先地位。”

　　IBS 公司創(chuàng)始人兼首席執(zhí)行官 Handel H. Jones 博士指出：“賽靈思公司高效地采用了業(yè)經(jīng)驗證的 TSV 技術和低時延硅中介層架構，用以擴展其 FPGA 產品的功能。賽靈思所采用的這些技術已經(jīng)在大規(guī)模制造領域長期運用， 因此預計其成品將具備很高的的質量和可靠性，客戶所承擔的風險也會非常低。”