集成電路老化測試插座的結(jié)構(gòu)形式
摘要:集成電路(IC)老化測試插座(以下簡稱老化測試插座)主要應(yīng)用于集成電路產(chǎn)品的檢測、老化、篩選等場合,其最大的用戶是集成電路器件制造廠。本文對集成電路老化測試插座的結(jié)構(gòu)形式做一簡單的介紹。
本文引用地址:http://m.butianyuan.cn/article/119878.htm關(guān)鍵詞:集成電路;老化測試;插座;表面貼裝;封裝
集成電路制造廠對其生產(chǎn)的每種集成電路封裝器件都要進(jìn)行老化測試,所以集成電路需求量的迅速增長,為老化測試插座產(chǎn)業(yè)也提出了更高的要求,必須具備與產(chǎn)量和品種相適應(yīng)的老化測試插座。老化測試插座是對集成電路進(jìn)行可靠性驗(yàn)證和各類環(huán)境適應(yīng)性試驗(yàn)的必備的試驗(yàn)裝置。
集成電路封裝的結(jié)構(gòu)型式
集成電路芯片的封裝技術(shù)已歷經(jīng)了好幾代的變遷,技術(shù)指標(biāo)一代比一代先進(jìn),如芯片面積與封裝面積越來越接近,適用頻率越來越高,耐溫性能越來越好,引腳數(shù)增多,引腳節(jié)距減小,可靠性提高,更加方便等等。芯片封裝形式很多,但就其與PCB的安裝方式來看主要有以下兩類封裝:通孔式封裝和表面貼裝式封裝。
通孔式封裝,是IC的引腳通過穿孔插進(jìn)電路板,在板的背后焊接。主要包括雙列直插式封裝(DIP)和針柵陣列封裝(PGA)。較受歡迎的表面貼裝式封裝,是將芯片載體(封裝)直接焊接在PCB上的封裝。包括:小外形封裝SOP;四方扁平封裝QFP;塑料引線芯片載體封裝PLCC;無引線陶瓷芯片載體封裝LCC;球柵陣列封裝BGA、芯片級封裝CSP等。
老化測試插座的結(jié)構(gòu)
無論是通孔式封裝還是表面貼裝式封裝,生產(chǎn)制造過程中的老化測試都是一個重要環(huán)節(jié),所以老化測試插座是隨著集成電路的發(fā)展而發(fā)展的。老化測試插座的結(jié)構(gòu)是根據(jù)集成電路封裝結(jié)構(gòu)的不同而設(shè)計的,其命名與集成電路封裝形式一致。因此,為了順應(yīng)集成電路的飛速發(fā)展,一般而言,有什么樣的封裝形式就有什么樣的老化測試插座。并且由于集成電路封裝節(jié)距小、密度大,所以給老化測試插座的設(shè)計與制造帶來了很大的難度。下面對老化測試插座的結(jié)構(gòu)作簡單介紹。
通孔式封裝老化測試插座
單、雙列直插式封裝老化測試插座
單、雙列直插式封裝的I/O接腳是從封裝的對邊伸延出來的,然后彎曲(見圖1)。雙列直插式封裝有塑料PDIP和陶瓷CDIP兩種,中心距為2.54mm或1.778mm,一般是8~64接腳,而塑料封裝DIP的接腳數(shù)目通常可以多至68。因?yàn)閴耗:鸵€框的關(guān)系,令制造尺寸更大的DIP有困難,導(dǎo)致接腳數(shù)目局限在68以內(nèi)。由于DIP接腳數(shù)目比較少,最多為68,所以DIP老化測試插座一般采用低插拔力片簧式結(jié)構(gòu)(見圖2),此結(jié)構(gòu)由接觸件和絕緣安裝板組成。接觸件采用片簧式結(jié)構(gòu)使封裝引線,與片簧式接觸件雙面接觸,耐磨損,并易于插拔。
雖然國內(nèi)外大多數(shù)IC生產(chǎn)廠家在對DIP進(jìn)行老化測試時采用上述的片簧式結(jié)構(gòu),也有少數(shù)的IC生產(chǎn)廠家采用手柄式老化測試插座,這種插座是零插拔力結(jié)構(gòu),設(shè)計制造難度比較大,價格也比較高,所以也有少數(shù)IC生產(chǎn)廠家使用圓孔式結(jié)構(gòu)(見圖3),即裝機(jī)用DIP插座,因裝機(jī)用DIP插座插拔力小,接觸可靠,并且價格很便宜。
電路相關(guān)文章:電路分析基礎(chǔ)
pic相關(guān)文章:pic是什么
評論