新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 編輯觀點(diǎn) > ZYNQ嵌入式處理器與FPGA集成的獨(dú)特創(chuàng)舉

ZYNQ嵌入式處理器與FPGA集成的獨(dú)特創(chuàng)舉

—— Xilinx可擴(kuò)展處理平臺(tái)
作者:王瑩 時(shí)間:2012-02-17 來(lái)源:電子產(chǎn)品世界 收藏

  在工廠自動(dòng)化方面,Zynq的靈活性可以滿足系統(tǒng)上市時(shí)間的需求,同時(shí)提供系統(tǒng)內(nèi)編程的功能,讓客戶在單一的平臺(tái)上可以支持更多的標(biāo)準(zhǔn),而功耗和成本可以滿足需求。從性能來(lái)講,它可以實(shí)施工業(yè)聯(lián)網(wǎng)和電機(jī)控制硬件加速器,并提供高帶寬、低延時(shí)。

本文引用地址:http://m.butianyuan.cn/article/129163.htm

  Cortex-A9與MicroBlaze互補(bǔ)

  那么,的傳統(tǒng)核——MicroBlaze軟核與PowerPC硬核的未來(lái)會(huì)如何?據(jù)悉,的32位軟核MicroBlaze還在使用,但與 Cortex-A9定位不同。MicroBlaze是相對(duì)較小、性能較低的核,二者所針對(duì)的應(yīng)用領(lǐng)域也不一樣。將繼續(xù)發(fā)展MicroBlaze。

  未來(lái)PowerPC不會(huì)在Xilinx的新產(chǎn)品中出現(xiàn),但是現(xiàn)在還會(huì)繼續(xù)支持原有的客戶。

  Zynq定位更高的應(yīng)用價(jià)值

  Zynq會(huì)與其他Cortex-A9 ASSP競(jìng)爭(zhēng)嗎?Xilinx認(rèn)為不會(huì)直接競(jìng)爭(zhēng),因?yàn)?ldquo;不是Xilinx的目標(biāo)市場(chǎng)”。Xilinx全球高級(jí)副總裁兼亞太區(qū)執(zhí)行總裁湯立人稱(chēng)。“Xilinx的產(chǎn)品是可擴(kuò)展處理平臺(tái)(EPP)。而傳統(tǒng)的A9產(chǎn)品已經(jīng)是定制好的,例如已經(jīng)集成了一定的存儲(chǔ)、PCIe等。”但由于Zynq把FPGA邏輯與連接在一起,用戶可以集中精力在算法而不是硬件方面,并隨時(shí)將這套算法移植到其他硬件上,用戶只需要掌握相關(guān)應(yīng)用領(lǐng)域的技能就可以設(shè)計(jì)了。

  傳統(tǒng)A9的程序可以直接轉(zhuǎn)到Zynq上;一些傳統(tǒng)的A9 無(wú)法實(shí)現(xiàn)的功能,例如高清轉(zhuǎn)化,仍然可以轉(zhuǎn)到Zynq上,并且將復(fù)雜的轉(zhuǎn)化部分放到FPGA中進(jìn)行,來(lái)實(shí)現(xiàn)傳統(tǒng)方法達(dá)不到的功能。

  多核與單核架構(gòu)的優(yōu)勢(shì)

  Cortex-A9微架構(gòu)提供兩種選項(xiàng):可擴(kuò)展的Cortex-A9 MPCore多核,或較為傳統(tǒng)的Cortex-A9單核。

  吳雄昂指出,采用多核處理器架構(gòu)不但能夠解決峰值性能的要求,而且其設(shè)計(jì)也能夠大大降低功耗。多核設(shè)備具有性能可擴(kuò)展性高和功耗低的特點(diǎn),為設(shè)計(jì)提供了極大的靈活性。

  多核今后一個(gè)重要的挑戰(zhàn)就是怎樣從應(yīng)用軟件上來(lái)利用多核的優(yōu)勢(shì)。就好比人有兩個(gè)大腦半球/區(qū),所謂一心二用,所以如果你的軟件系統(tǒng)沒(méi)法真的是一心二用,多核的意義就不是很大的。另外一個(gè)問(wèn)題是針對(duì)你做事情的類(lèi)型,如果是做一個(gè)比較連續(xù)性的計(jì)算,后面的結(jié)果一定要根據(jù)前面計(jì)算的結(jié)果才能往下走。這種情況下多核的幫助是非常小的。所以Cortex-A8和A9的最大區(qū)別,是像A9這種設(shè)計(jì)本來(lái)就是給多核的,它有SMP(對(duì)稱(chēng)多處理技術(shù)),對(duì)于Android等操作系統(tǒng)(OS),可以自動(dòng)在軟件上來(lái)做負(fù)載均衡,以分配需要工作的任務(wù)。因?yàn)橛泻芏嗖煌幚砣蝿?wù)在后臺(tái),你可通過(guò)SMP共享一個(gè)物理存儲(chǔ)的cache(緩存)。這樣用戶的軟件的性能才能夠比較有效地利用。例如對(duì)于雙核的網(wǎng)絡(luò)應(yīng)用,如果有SMP,基本利用率會(huì)達(dá)到80%~90%,即放了兩個(gè)核,雙核的處理能力實(shí)際上提高到了1.8~1.9倍。如果放了4核以后,那么現(xiàn)在環(huán)境OS對(duì)4核的支持是相對(duì)比較弱的,可能實(shí)際上最后只有3甚至不到,因?yàn)槠滠浖灰?jiàn)得有能力去充分利用4核;同時(shí)你做的事情也不見(jiàn)得正好有4項(xiàng)是同時(shí)進(jìn)行的,所以一方面取決于你去執(zhí)行的任務(wù),一方面取決于系統(tǒng)架構(gòu)。所以多核CPU本身設(shè)計(jì)時(shí)已有SMP,從OS角度已經(jīng)基本被認(rèn)同,應(yīng)用者不需要再做任何的編程工作。

  但是如果放3個(gè)A8以后,很大的問(wèn)題就是OS只認(rèn)一個(gè),所以其它兩個(gè)核很難分享負(fù)載,因?yàn)槟銢](méi)法去改軟件應(yīng)用。



關(guān)鍵詞: Xilinx ARM 處理器 201202

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉