ZYNQ嵌入式處理器與FPGA集成的獨(dú)特創(chuàng)舉

　　軟件/開發(fā)工具的創(chuàng)新

　　可見，平臺(tái)軟件和工具軟件也是實(shí)現(xiàn)芯片性能的重要一關(guān)。尤其在處理平臺(tái)趨同與整合后，軟件的復(fù)雜度越來越高，遠(yuǎn)遠(yuǎn)超過了硬件。軟件工程師數(shù)量也已超過硬件工程師數(shù)量的Xilinx公司，非常注重在工具和軟件上的創(chuàng)新。2012年其開發(fā)工具將更新?lián)Q代，推出更加智能、圖形化的流程;Xilinx還會(huì)加強(qiáng)推廣AutoESL高層次綜合設(shè)計(jì)流程(注：2011年Xilinx收購了AutoESL)。

　　例如，智能交通管理系統(tǒng)通過攝像頭拍下畫面，之后需要視頻分析算法，將標(biāo)清視頻轉(zhuǎn)換為高清視頻。這是一個(gè)動(dòng)態(tài)實(shí)施的過程，需要用FPGA硬件加速來實(shí)現(xiàn)。而傳統(tǒng)是通過硬件描述語言(HDL)來實(shí)現(xiàn)，開發(fā)流程很長?，F(xiàn)在，通過AutoESL的工具，用C、C++ 建立模型，并將模型轉(zhuǎn)換為具體的應(yīng)用。

　　那么Zynq開發(fā)的時(shí)候，用ARM開發(fā)、導(dǎo)入FPGA進(jìn)行硬件加速，需要用到什么工具?Xilinx高級(jí)總監(jiān)Devadas Varma稱，傳統(tǒng)流程就可以實(shí)現(xiàn)，不過AutoESL的AutoPilot工具可使效率大為提升。因?yàn)閭鹘y(tǒng)的硬件開發(fā)流程，硬件工作組做一個(gè)項(xiàng)目要花長達(dá)數(shù)月的時(shí)間，甚至1年。而AutoESL大大節(jié)約了資源，現(xiàn)在FPGA邏輯門越來越多，用戶充分利用這些資源，就需要提高生產(chǎn)率。如果還采用傳統(tǒng)的方法，那么也許你所期待的一些功能來不及放進(jìn)去，就已經(jīng)錯(cuò)失了上市時(shí)間。

　　小結(jié)

　　我國正從“中國制造”向“中國‘智’造”轉(zhuǎn)變。“智”造更多指的是idea(主意)，比智力、創(chuàng)新和差異化。Xilinx的28nm FPGA+ARM Cortex-A9 MPCore單芯片方案，使嵌入式產(chǎn)品設(shè)計(jì)師把主要精力放在應(yīng)用層面，可加快“智”造時(shí)間、降低產(chǎn)品成本。