應(yīng)用串行NOR閃存提升內(nèi)存處理能力

圖4 SPI時(shí)序?qū)ψx速度的影響

新的4個(gè)I/O口輸出模式，其地址可以通過4個(gè)I/O口同時(shí)傳送，如，24位地址信號僅需要6個(gè)時(shí)鐘周期就可以完成，加上8個(gè)命令周期共需要14個(gè)周期完成命令，其速度比早期的4個(gè)I/O口的傳輸要快很多。

模式bit的應(yīng)用用于通知SPI Flash下一個(gè)命令和前一個(gè)命令是同樣的命令。使我們在需要重復(fù)進(jìn)行讀操作的時(shí)候，可以減少命令周期帶來的總線開銷，從而進(jìn)一步提高SPI Flash的讀取性能。

DDR的4 I/O口讀模式由一個(gè)8bits的命令開始，而輸入地址和輸出的數(shù)據(jù)按照DDR的模式進(jìn)行，這種模式需要協(xié)議的開銷，需要8個(gè)命令時(shí)鐘周期，加上3個(gè)地址時(shí)鐘周期，一共11個(gè)時(shí)鐘周期可以完成一個(gè)讀命令操作。

通過模式bit消除可以節(jié)省重復(fù)輸入相同命令時(shí)的時(shí)鐘周期，完成一個(gè)DDR口的讀操作僅需要3個(gè)時(shí)鐘周期。

數(shù)據(jù)總線上的數(shù)據(jù)會由于時(shí)鐘頻率太高而出現(xiàn)歪斜或失真，導(dǎo)致數(shù)據(jù)的讀錯誤，而DLP（data learning pattern）的功能在DDR多I/O口協(xié)議中的使用可以使Flash在時(shí)鐘頻率高時(shí)同樣穩(wěn)定地工作。DLP的功能是通過利用真實(shí)數(shù)據(jù)輸出前的假數(shù)據(jù)周期，它不會影響整個(gè)命令的時(shí)鐘周期，DLP的數(shù)據(jù)采用可以使主機(jī)端明確什么時(shí)候可以采用到正確的目標(biāo)數(shù)據(jù)，從而提高系統(tǒng)在高頻率SPI數(shù)據(jù)在讀操作時(shí)的可靠性及穩(wěn)定性。

4 I/O口的DDR讀模式增加了DLP和模式bit消除模式后，只需要3個(gè)時(shí)鐘周期的協(xié)議開銷，目前的器件在80MHz頻率下，數(shù)據(jù)輸出可以達(dá)到80MB/s。

從設(shè)計(jì)的角度來說，如圖5所示。芯片內(nèi)部的引腳連接點(diǎn)的放置同樣會影響到SPI Flash的數(shù)據(jù)輸出速度，時(shí)鐘和I/O口信號的緊湊設(shè)計(jì)會減少芯片的數(shù)據(jù)失真，從而提高SPI Flash芯片的工作速度。

圖5 芯片內(nèi)部的引腳連接點(diǎn)設(shè)計(jì)

SPI Flash未來發(fā)展

未來SPI Flash的發(fā)展需要一種簡單、高效和高速接口。隨著傳統(tǒng)的應(yīng)用越來越多地轉(zhuǎn)向SPI Flash的存儲接口，人們希望傳統(tǒng)的一些并行NOR Flash的功能也能出現(xiàn)在SPI Flash中，比如Reset復(fù)位功能、寬電壓功能，及以扇區(qū)為單位的寫保護(hù)等功能。同時(shí)隨著DDR接口被越來越多廣泛地運(yùn)用，低電壓總線操作的支持等，數(shù)據(jù)SPI Flash將會提供更高的讀性能。

低成本存儲器解決方案

Spansion的FL-S是65nm工藝的產(chǎn)品，它具有增強(qiáng)的性能和豐富的功能。從產(chǎn)品性能上說，擦除速度快5倍以上，寫速度快3倍以上，同時(shí)，最快速讀功能快20%以上。從產(chǎn)品功能上說，容量覆蓋了主流的128 Mbits~1Gbits，其封裝是工業(yè)標(biāo)準(zhǔn)封裝，并能實(shí)現(xiàn)老產(chǎn)品到下一代新產(chǎn)品的兼容。產(chǎn)品在安全性方面也有很大的提高，除了支持OTP以外，部分型號支持讀保護(hù)功能。

目前，人們普遍使用的并行NOR Flash，如圖6所示，通過異步讀取的方式操作Flash，理想的時(shí)序設(shè)計(jì)基本上輸出速度是達(dá)到61MB/s。而Spansion的SPI Flash頁讀取模式可以達(dá)到98MB/s，和傳統(tǒng)的異步讀模式不同，第一個(gè)讀取周期地址時(shí)序和異步讀相同，但后續(xù)的讀取速度可以遞增25ns，從而大大提高Flash的讀取速度?？偟膩碚f，DDR的讀取模式可以在極少的引腳基礎(chǔ)上可以實(shí)現(xiàn)超過傳統(tǒng)的讀取速度，未來會被越來越多地被采用。

圖6 Page-mode NOR讀取速度優(yōu)勢

Spansion的FL-S性能較高，對于SPI Flash來說，成本的節(jié)省來源于三個(gè)主要方面，第一，主芯片成本降低，從傳統(tǒng)的40個(gè)引腳或以上并行NOR Flash的支持到僅需要6個(gè)引腳的SPI Flash支持，成本會大大降低，但是如果主芯片各種芯片接口都支持的話，成本也不會明顯降低。第二，SPI Flash自身的封裝生產(chǎn)成本降低，同時(shí)從生產(chǎn)的成本來說，SPI由于引腳的減少會降低成本，測試成本也會降低。第三，F(xiàn)lash的速度提升對于客戶體驗(yàn)會有很大的改善，會給最終客戶端產(chǎn)品帶來競爭力，如開機(jī)時(shí)間、運(yùn)行速度等等。