新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > PCI Express接口的數(shù)據(jù)采集存儲系統(tǒng)方案

PCI Express接口的數(shù)據(jù)采集存儲系統(tǒng)方案

作者: 時間:2011-10-14 來源:網(wǎng)絡(luò) 收藏

引言

本文引用地址:http://m.butianyuan.cn/article/150114.htm

  本文提出了一種基于 總線的、具備可擴展性能、并可大容量數(shù)據(jù)的采集。該的最高采樣速率可達80 MHz,利用計算機并通過 總線和采集卡、Raid磁盤陣列相連后,便可通過主機軟件界面實現(xiàn)對硬件設(shè)備的控制。

  1 結(jié)構(gòu)

  總體上分為三個部分:高速信號采集卡、主機、Raid磁盤陣列,他們之間可通過總線連接。其系統(tǒng)結(jié)構(gòu)如圖1所示。

PCI Express接口的數(shù)據(jù)采集存儲系統(tǒng)結(jié)構(gòu)圖

  本系統(tǒng)的高速信號采集卡主要由信號調(diào)制電路、模塊、采集時鐘控制模塊、數(shù)據(jù)緩存和邏輯控制模塊、PCI Express總線控制等部分組成。其中邏輯控制模塊負責(zé)接收來自PCIExpress的主機控制信息以及采樣時鐘頻率的控制信號,并向系統(tǒng)的其它部分發(fā)送相關(guān)的控制命令。在進行時,A/D轉(zhuǎn)換芯片的輸出在經(jīng)過信號處理后,可在數(shù)據(jù)緩存模塊的控制下存入FPGA內(nèi)部FIFO中;然后再通過PCI Express總線通過主機內(nèi)存轉(zhuǎn)存到Raid磁盤陣列。

  2 系統(tǒng)實現(xiàn)

  2.1

  本系統(tǒng)中的數(shù)據(jù)轉(zhuǎn)換芯片采用ADI公司生產(chǎn)的AD9430流水型轉(zhuǎn)換器。它是一種單片低功耗12位高速ADC器件,采用3.3 V單一電源供電,具有最大的高速轉(zhuǎn)換率(能夠達到210 MSPS),并在較寬的頻帶范圍內(nèi)仍然具有較好的動態(tài)特性。另外,片內(nèi)還集成了高性能的采樣保持放大器、參考電壓源和數(shù)據(jù)時鐘輸出信號??蔀橄到y(tǒng)提供更加簡捷的解決

  AD9430有兩種數(shù)據(jù)輸出接口模式,即3.3VCOMS輸出和LVDS輸出。AD9430正常工作后,每個時鐘周期進行一次A/D轉(zhuǎn)換,當(dāng)通過內(nèi)部緩沖采樣保持器和編碼之后,可將轉(zhuǎn)換結(jié)果鎖存到輸出寄存器。

  通常高速數(shù)據(jù)采集都是建立在高速高精度采樣的基礎(chǔ)之上,而高速采樣必須得到高質(zhì)量時鐘信號的保障。采樣時鐘發(fā)生電路是高速AD采樣的基礎(chǔ)模塊。本系統(tǒng)選用可程控時鐘源SY89429AZC來產(chǎn)生AD9430的采樣時鐘,并通過對SY89429AZC芯片S_CLOCK、S_DATA、S_LOAD三個引腳信號線的控制,來程控輸出40MHz~200MHz精確采樣時鐘。圖2所示是SY89429AZC的三線控制時序圖。

SY89429AZC的三線控制時序圖

  TTL引腳S_DATA為配置串行移位寄存器的輸入端,串行寄存器可在每一個S_CLOCK信號的上升沿對S_DATA信號進行取值。另有一配置鎖存器可在S_LOAD信號為高電平時鎖存串行移位寄存器的內(nèi)容。這樣,通過設(shè)置S_DATA信號的值(即T2…T0,N1,N0,M8…M0的數(shù)值)以及三信號線的時序,便可控制SY89429AZC時鐘芯片輸出精確的采樣時鐘。


上一頁 1 2 3 下一頁

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉