基于FPGA與SRAM的大容量數(shù)據(jù)存儲的設(shè)計(jì)

　1 前言

　針對FPGA中內(nèi)部BlockRAM有限的缺點(diǎn)，提出了將FPGA與外部SRAM相結(jié)合來改進(jìn)設(shè)計(jì)的方法，并給出了部分VHDL程序。

　　2 硬件設(shè)計(jì)

　　這里將主要討論以Xilinx公司的FPGA(XC2S600E-6fg456)和ISSI公司的SRAM(IS61LV25616AL)為主要器件來完成大容量數(shù)據(jù)存儲的設(shè)計(jì)思路。

　　FPGA即現(xiàn)場可編程門陣列,其結(jié)構(gòu)與傳統(tǒng)的門陣列相似,大量的可編程邏輯塊( CLB , Configurable Logic Block ) 在芯片中央按矩陣排列,芯片四周為可編程輸入/輸出塊( IOB , Input / Output Block),CLB行列之間及CLB和IOB之間具有可編程的互連資源(ICR,InterConnectResource)。CLB、IOB和ICR都由分布在芯片中的SRAM靜態(tài)存儲單元控制,SRAM中的數(shù)據(jù)決定FPGA的功能,這些數(shù)據(jù)可以在系統(tǒng)加電時(shí)自動(dòng)或由命令控制從外部存儲器裝入。

　　在進(jìn)行數(shù)據(jù)存儲時(shí)，可直接將數(shù)據(jù)寫入FPGA內(nèi)部的BlockRAM中，在一定程度上減少了FPGA的資源分配。但FPGA內(nèi)部自帶的RAM塊畢竟是有限的，當(dāng)需進(jìn)行大容量數(shù)據(jù)存儲時(shí)這有限的RAM塊是遠(yuǎn)遠(yuǎn)不能滿足系統(tǒng)設(shè)計(jì)要求的。此時(shí)，就需要將FPGA與外部RAM相結(jié)合完成大容量數(shù)據(jù)存儲。具體硬件電路如圖一所示：

　　3 IS61LV25616AL功能簡介

　　IS61LV25616AL是IntegratedSiliconSolution公司(ISSI)的一款容量為256K×16的且引腳功能完全兼容的4Mb的異步SRAM，可為Xilinx公司的Spartan-2E系列FPGA提供高性能、高消費(fèi)比的外圍存儲。除了256K×16異步SRAM外，ISSI還提供128K×16、512K×16、256K×8、512K×8和1M×8的異步SRAM。 IS61LV25616AL引腳結(jié)構(gòu)框圖如圖二所示：

　　3.1 主要特征

　　(1)工作電壓：3.3伏;

　　(2)訪問時(shí)間：10ns、12ns;

　　(3)芯片容量：256K×16;

　　(4)封裝形式：44引腳TSOPII封裝，也有48引腳mBGA和44引腳SOJ封裝;

　　(5)采用0.18μm技術(shù)制造。