用戶可定制的處理器

隨著130nm和90nm工藝的成熟，每平方毫米的硅片面積上可以集成大約100K～200K的邏輯門，一顆面積大約50mm2的低成本芯片可以容納5M～10M邏輯門。越來越多的SoC設(shè)計者正在試圖將整個系統(tǒng)集成在一顆芯片上，但是他們也面臨著嚴峻的挑戰(zhàn)，因為傳統(tǒng)的基于RTL的SoC硬件設(shè)計方法的缺點正日益顯現(xiàn)出來。
● 設(shè)計能力――以前，硅片容量和自動化設(shè)計工具的能力將一個RTL模塊的規(guī)模限制在100K左右，如今在一個硅片上即使是500K邏輯門的模塊也不會受到這些限制，但是設(shè)計方法卻沒能跟上硅片容量增長的腳步。
● 驗證困難――一個典型邏輯模塊的內(nèi)部設(shè)計復(fù)雜度以及潛在的出錯可能性隨著其邏輯門數(shù)的增加而迅速增大，這導(dǎo)致了驗證的難度不成比例的增加。許多SoC設(shè)計團隊聲稱他們90%的工作量花在了驗證工作上。
● 修復(fù)成本――修復(fù)SoC設(shè)計中錯誤的成本正在增加。人力成本和NRE費用都在不斷增加，與此同時利潤率及市場份額卻在不斷下降，這使得設(shè)計錯誤變得越來越無法忍受。因此可以減少錯誤或降低修復(fù)成本的設(shè)計方法迅速發(fā)展起來。
● 軟硬件整合――所有的嵌入式系統(tǒng)中都有大量的軟件和固件程序，一般來說，整合軟件只能放在系統(tǒng)開發(fā)的最后，并且往往被認為是拖累開發(fā)進度的罪魁禍首。
● 標準變化與靈活性――通信協(xié)議的標準正在迅速變化中。為了充分利用有限的頻帶資源，協(xié)議設(shè)計者們提出了很多創(chuàng)新性的協(xié)議標準，如IPv6、 G.729、JPEG2000、MPEG4和AES等。這些新標準需要的計算性能比以前的標準要高得多。

指令集固定且固件可編程的通用嵌入式處理器仍然非常具有吸引力，因為它們可以處理很多任務(wù)，但通常這類處理器缺乏復(fù)雜數(shù)據(jù)處理的能力，如網(wǎng)絡(luò)應(yīng)用中的包處理，視頻以及加密應(yīng)用中的數(shù)據(jù)處理等。為了滿足類似的性能需求，芯片設(shè)計者不得不回過頭來求助于RTL硬邏輯。隨著設(shè)計復(fù)雜度和運算性能的不斷提高，設(shè)計的規(guī)模也在不斷增大，SoC設(shè)計人員需要有更多的資源才能完成芯片設(shè)計。同時，他們還面臨著以下兩個挑戰(zhàn)。
● SoC設(shè)計者如何保證芯片的規(guī)格真正符合客戶的需要。
● SoC設(shè)計者如何保證芯片符合當(dāng)初的設(shè)計規(guī)格。

在SoC設(shè)計中使用微處理器
解決上面兩個問題的辦法是賦予SoC設(shè)計足夠的靈活性，從而使一顆芯片能夠應(yīng)用于10個、100個甚至1000個不同的系統(tǒng)設(shè)計，這種需求推動了通用SoC設(shè)計的出現(xiàn)，從而分攤了大量芯片設(shè)計的成本。大多數(shù)的嵌入式系統(tǒng)都需要高速處理外部復(fù)雜的實時數(shù)據(jù)，通用微處理器需要運行在極高的頻率上才能滿足這些數(shù)據(jù)處理任務(wù)的要求。在個人電腦市場上正是如此，價值數(shù)百美元的PC處理器消耗幾十瓦的功耗來完成用戶任務(wù)。但是對于嵌入式應(yīng)用來說，昂貴且耗電的芯片是沒有市場的，于是設(shè)計者們轉(zhuǎn)而使用RTL硬邏輯來執(zhí)行高速數(shù)據(jù)處理任務(wù)。過去10年中，在邏輯綜合等ASIC設(shè)計工具的幫助下，RTL硬邏輯得到了廣泛使用，這種方法已經(jīng)被證明能夠合理且有效的并行完成高速數(shù)據(jù)處理任務(wù)，其性能可以達到通用微處理器性能的幾十甚至上百倍。與基于RTL的設(shè)計類似，可擴展處理器技術(shù)針對特殊應(yīng)用定制的高速邏輯模塊也需要使用邏輯綜合工具。不同之處在于，RTL設(shè)計中的狀態(tài)機只能通過硬件控制，而可擴展處理器中邏輯模塊的狀態(tài)則可以通過軟件控制，這就大大提高了設(shè)計的靈活性。

圖1 Xtensa可配置處理器模塊圖