主存儲(chǔ)器部件的組成與設(shè)計(jì)

RAM由74LS6116隨機(jī)存儲(chǔ)器RAM(每片2048個(gè)存儲(chǔ)單元，每單元為8位二進(jìn)制位)兩片完成字長(zhǎng)的擴(kuò)展。地址分配在：2048～4095

靜態(tài)存儲(chǔ)器字、位擴(kuò)展

主存儲(chǔ)器的讀寫(xiě)過(guò)程

靜態(tài)存儲(chǔ)器地址分配:

為訪問(wèn) 2048 個(gè)存儲(chǔ)單元，要用 11 位地址，把地址總線的低 11 位地址送到每個(gè)存儲(chǔ)器芯片的地址引腳;對(duì)地址總線的高位進(jìn)行譯碼，譯碼信號(hào)送到各存儲(chǔ)器芯片的/CS 引腳，

◎在按字尋址的存儲(chǔ)器系統(tǒng)中實(shí)現(xiàn)按字節(jié)讀寫(xiě)

4、主存儲(chǔ)器實(shí)現(xiàn)與應(yīng)用中的幾項(xiàng)技術(shù)

(1)動(dòng)態(tài)存儲(chǔ)器的快速讀寫(xiě)技術(shù)

◎快速頁(yè)式工作技術(shù)(動(dòng)態(tài)存儲(chǔ)器的快速讀寫(xiě)技術(shù))

讀寫(xiě)動(dòng)態(tài)存儲(chǔ)器同一行的數(shù)據(jù)時(shí)，其行地址第一次讀寫(xiě)時(shí)鎖定后保持不變，以后讀寫(xiě)該行多列中的數(shù)據(jù)時(shí)，僅鎖存列地址即可，省去了鎖存行地址的時(shí)間，加快了主存儲(chǔ)器的讀寫(xiě)速度。

◎EDO(Extended Data Out)技術(shù)

在快速頁(yè)式工作技術(shù)上，增加了數(shù)據(jù)輸出部分的數(shù)據(jù)鎖存線路，延長(zhǎng)輸出數(shù)據(jù)的有效保持時(shí)間，從而地址信號(hào)改變了，仍然能取得正確的讀出數(shù)據(jù)，可以進(jìn)一步縮短地址送入時(shí)間，更加快了主存儲(chǔ)器的讀寫(xiě)速度。

(2)主存儲(chǔ)器的并行讀寫(xiě)技術(shù)

是指在主存儲(chǔ)器的一個(gè)工作周期(或較長(zhǎng))可以讀出多個(gè)主存字所采用的技術(shù)。

方案1：一體多字結(jié)構(gòu)，即增加每個(gè)主存單元所包括的數(shù)據(jù)位，使其同時(shí)存儲(chǔ)幾個(gè)主存字，則每一次讀操作就同時(shí)讀出了幾個(gè)主存字。

方案2：多體交叉編址技術(shù)，把主存儲(chǔ)器分成幾個(gè)能獨(dú)立讀寫(xiě)的、字長(zhǎng)為一個(gè)主存字的主體，分別對(duì)每一個(gè)存儲(chǔ)體進(jìn)行讀寫(xiě);還可以使幾個(gè)存儲(chǔ)體協(xié)同運(yùn)行，從而提供出比單個(gè)存儲(chǔ)體更高的讀寫(xiě)速度。

有兩種方式進(jìn)行讀寫(xiě)：

◎在同一個(gè)讀寫(xiě)周期同時(shí)啟動(dòng)所有主存體讀或?qū)憽?p>◎讓主存體順序地進(jìn)行讀或?qū)?，即依次讀出來(lái)的每一個(gè)存儲(chǔ)字，可以通過(guò)數(shù)據(jù)總線依次傳送走，而不必設(shè)置專(zhuān)門(mén)的數(shù)據(jù)緩沖寄存器;其次，就是采用交叉編址的方式，把連續(xù)地址的幾個(gè)存儲(chǔ)字依次分配在不同的存儲(chǔ)體中，因?yàn)楦鶕?jù)程序運(yùn)行的局部性特性，短時(shí)間內(nèi)讀寫(xiě)地址相鄰的主存字的概率更大。

(3)存儲(chǔ)器對(duì)成組數(shù)據(jù)傳送的支持

所謂成組數(shù)據(jù)傳送就是地址總線傳送一次地址后，能連續(xù)在數(shù)據(jù)總線上傳送多個(gè)數(shù)據(jù)。而原先是每傳送一次數(shù)據(jù)要使用兩個(gè)時(shí)鐘周期：先送一次地址，后跟一次數(shù)據(jù)傳送，即要傳送N個(gè)數(shù)據(jù)，就要用2N個(gè)總線時(shí)鐘周期，成組數(shù)據(jù)傳送方式只用N+1個(gè)總線時(shí)鐘周期。

實(shí)現(xiàn)成組數(shù)據(jù)傳送方式，不僅CPU要支持這種運(yùn)行方式，主存也能提供足夠高的數(shù)據(jù)讀寫(xiě)速度，這往往通過(guò)主存的多體結(jié)構(gòu)、動(dòng)態(tài)存儲(chǔ)器的EDO支持等措施來(lái)實(shí)現(xiàn)。