新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 以STM32為核心控制芯片實(shí)現(xiàn)閘門測量技術(shù)解析方案

以STM32為核心控制芯片實(shí)現(xiàn)閘門測量技術(shù)解析方案

作者: 時(shí)間:2012-06-29 來源:網(wǎng)絡(luò) 收藏

在電子工程、資源勘探、儀器儀表等相關(guān)應(yīng)用中,頻率是電子中最基本最常見的之一,頻率計(jì)也是工程人員必不可少的測量工具。但是,傳統(tǒng)的頻率測量方法在實(shí)際應(yīng)用中有較大的局限性,基于傳統(tǒng)測頻原理的頻率計(jì)的測量精度將隨被測信號頻率的變化而變化,傳統(tǒng)的直接測頻法其測量精度將隨被測信號頻率的降低而降低,測周法的測量精度將隨被測信號頻率的升高而降低。本文中提出一種基于ARM與CPLD寬頻帶的數(shù)字頻率計(jì)的設(shè)計(jì),以微控器作為,利用CPLD可編程邏輯器件,測量的等精度測頻。

本文引用地址:http://m.butianyuan.cn/article/171213.htm

本設(shè)計(jì)的技術(shù)指標(biāo):

測頻范圍:1Hz~200MHz,分辨率為0.1Hz,測頻相對誤差百萬分之一。

周期測量:信號測量范圍與精度要求與測頻功能相同。

占空比測量:準(zhǔn)確度99%。

計(jì)數(shù)范圍:0~1000000000,可手動(dòng)暫停、復(fù)位。

功耗大小:5V×250mA= 1.25W。

等精度測頻原理

常用的直接測頻方法主要有測頻法和測周期法兩種。測頻法就是在確定的時(shí)間Tw內(nèi),記錄被測信號的變化周期數(shù)(或脈沖個(gè)數(shù))Nx,則被測信號的頻率為:fx=Nx/Tw。測周期法需要有標(biāo)準(zhǔn)信號的頻率fs,在待測信號的一個(gè)周期Tx內(nèi),記錄標(biāo)準(zhǔn)頻率的周期數(shù)Ns,則被測信號的頻率為:fx=fs/Ns。這兩種方法的計(jì)數(shù)值會產(chǎn)生±1個(gè)字誤差,并且測試精度與計(jì)數(shù)器中記錄的數(shù)值Nx或Ns有關(guān)。為了保證測試精度,一般對于低頻信號采用測周期法,對于高頻信號采用測頻法。但由于測試時(shí)很不方便,又提出了等精度測頻方法。等精度測頻方法是在直接測頻方法的基礎(chǔ)上發(fā)展起來的,它的時(shí)間不是固定值,而是被測信號周期的整數(shù)倍,即與被測信號同步。 等精度測頻系統(tǒng)的時(shí)序圖如圖1所示。

圖1 等精度測頻系統(tǒng)的時(shí)序圖

在測量過程中,有兩個(gè)計(jì)數(shù)器分別對標(biāo)準(zhǔn)信號和被測信號同時(shí)計(jì)數(shù)。首先給出閘門開啟信號(預(yù)置閘門上升沿),此時(shí)計(jì)數(shù)器并不開始計(jì)數(shù),而是等到被測信號的上升沿到來時(shí),計(jì)數(shù)器才真正開始計(jì)數(shù)。然后,預(yù)置閘門關(guān)閉信號(下降沿)到來時(shí),計(jì)數(shù)器并不立即停止計(jì)數(shù),而是等到被測號的上升沿到來時(shí)才結(jié)束計(jì)數(shù),完成一次測量過程??梢钥闯?,實(shí)際閘門時(shí)間r與預(yù)置閘門時(shí)間r1并不嚴(yán)格相等,但差值不超過被測信號的一個(gè)周期。設(shè)在一次實(shí)際閘門時(shí)間r中,計(jì)數(shù)器對被測信號的計(jì)數(shù)值為Nx,對標(biāo)準(zhǔn)信號的計(jì)數(shù)值為Ns,標(biāo)準(zhǔn)信號的頻率為fs,則被測信號的頻率如式(1)所示。

(1)

圖2為等精度測頻邏輯框圖,CNT1和CNT2是兩個(gè)可控計(jì)數(shù)器,標(biāo)準(zhǔn)頻率信號fs信號從CNT1的時(shí)鐘輸入端CLK輸入,經(jīng)整形后的被測信號fx從CNT2的時(shí)鐘輸入端CLK輸入。每個(gè)計(jì)數(shù)器中的CEN輸入端為時(shí)鐘使能端,控制時(shí)鐘輸入。當(dāng)預(yù)置門信號為高電平(預(yù)置時(shí)間開始)時(shí),被測信號的上升沿通過D觸發(fā)器的輸出端,同時(shí)啟動(dòng)兩個(gè)計(jì)數(shù)器計(jì)數(shù);同樣,當(dāng)預(yù)置門信號為低電平(預(yù)置時(shí)間結(jié)束)時(shí),被測信號的上升沿通過D觸發(fā)器的輸出端,同時(shí)關(guān)閉計(jì)數(shù)器的計(jì)數(shù)。

圖2 等精度測頻邏輯框圖

系統(tǒng)硬件設(shè)計(jì)

使用ST公司的32bit處理器F103C8作為主控與高可靠性的可編程邏輯器件EPM240T100C5結(jié)合設(shè)計(jì)成頻率計(jì)。

F103C8的功能特點(diǎn)如下:(1) 最高頻率可達(dá)72MHz,自帶128/64KB的FLASH,1.25DMIPS/MHz,可以訪問0等待周期的存儲器。(2)供電電壓范圍為2.0~3.6V了,內(nèi)嵌8MHz高速晶體振蕩器,也可外部時(shí)鐘供給,本系統(tǒng)采用CPLD時(shí)鐘分頻供給。(3)下載模式可采用串行線調(diào)試(SWD)接口和JTAG接口,本系統(tǒng)采用JTAG下載接口。

EPM240T100C5的功能特點(diǎn)如下:(1)支持內(nèi)部時(shí)鐘頻率300MHz,本系統(tǒng)使用有源晶振50MHz供給。(2)片內(nèi)電壓調(diào)整器支持3.3V、2.5V或1.8V電源輸入,本系統(tǒng)使用3.3V電壓供給。(3)下載模式使用10針JTAG接口。

1 系統(tǒng)硬件結(jié)構(gòu)框圖

系統(tǒng)通過對STM32F103C8微控器的控制,經(jīng)SPI總線向CPLDEPM240T100發(fā)送數(shù)據(jù)和命令來控制內(nèi)部邏輯單元。EPM240T100使用外部有源晶振50MHz供給,經(jīng)4分頻12.5MHz作為CPU的輸入時(shí)鐘。該系統(tǒng)的硬件結(jié)構(gòu)如圖3所示。其包括主控芯片模塊、JTAG下載模塊、復(fù)位電路模塊、上位機(jī)顯示模塊、被測量輸入模塊。


圖3 系統(tǒng)框圖

2 系統(tǒng)的數(shù)字電路設(shè)計(jì)

微控器原理如圖4所示。本系統(tǒng)處理器使用STM2F103C8,時(shí)鐘由CPLD分頻供給CPU,通過SPI方式將數(shù)據(jù)和命令傳送給CPLD,而后用串口RS232發(fā)送到上位機(jī)顯示。


圖4 微控器原理圖

接地電阻相關(guān)文章:接地電阻測試方法




評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉