三電平逆變器SVPWM控制的一種新方法

DSP在中斷服務(wù)程序中將數(shù)據(jù)發(fā)送至FPGA，F(xiàn)PGA經(jīng)過計(jì)算后輸出加入死區(qū)的高、低電平至驅(qū)動(dòng)電路，驅(qū)動(dòng)功率器件。當(dāng)主電路故障時(shí)，故障信號(hào)被送入FPGA，F(xiàn)PGA首先封鎖相應(yīng)驅(qū)動(dòng)脈沖，并向DSP發(fā)送故障中斷請(qǐng)求。
4．2 軟件流程
DSP程序流程及FPGA內(nèi)部結(jié)構(gòu)分別如圖3和圖4所示。DSP響應(yīng)FPGA中斷請(qǐng)求后進(jìn)入中斷服務(wù)函數(shù)。在中斷函數(shù)中首先向FPGA發(fā)送數(shù)據(jù)，然后計(jì)算下一次中斷所需數(shù)據(jù)，以降低程序延時(shí)，提高系統(tǒng)的實(shí)時(shí)性。

FPGA根據(jù)DSP發(fā)送的數(shù)據(jù)進(jìn)行譯碼，計(jì)算矢量作用時(shí)間并轉(zhuǎn)換為加入死區(qū)的高、低電平輸出至驅(qū)動(dòng)電路。當(dāng)計(jì)數(shù)器發(fā)生周期匹配時(shí)向DSP
發(fā)出中斷請(qǐng)求信號(hào)。

5 實(shí)驗(yàn)
采用DSP與FPGA建立實(shí)驗(yàn)平臺(tái)，實(shí)驗(yàn)參數(shù)為：DSP工作頻率為100 MHz；FPGA時(shí)鐘頻率為50 MHz；調(diào)制度m=0．8；單周期采樣數(shù)為128次；
死區(qū)時(shí)間為0．2μs。實(shí)驗(yàn)波形如圖5所示。

U相橋臂驅(qū)動(dòng)電壓UgVD1～ugVD4波形如圖5a所示，逆變器輸出線電流iline及電壓uline波形如圖5b所示。實(shí)驗(yàn)結(jié)果表明：該方法能夠有效實(shí)現(xiàn)NPC三電平SVPWM控制。

6 結(jié)論
此處采用簡(jiǎn)化算法實(shí)現(xiàn)了三電平SVPWM控制方法，避免了復(fù)雜的三角函數(shù)運(yùn)算。利用FPGA豐富的邏輯資源和并行處理的優(yōu)勢(shì)，節(jié)省了DSP
芯片資源，提高了控制實(shí)時(shí)性。對(duì)多電平SVPWM控制的設(shè)計(jì)具有一定的參考價(jià)值。