基于MAX+PLUSⅡ的十進(jìn)制計(jì)數(shù)器的設(shè)計(jì)

摘要：MAX+PLUSⅡ軟件是一種易學(xué)易用的設(shè)計(jì)開發(fā)環(huán)境，它在數(shù)字電路設(shè)計(jì)中的應(yīng)用越來越廣泛?；诖耍紫冉榻B了MAX+PLUSⅡ 軟件常用的設(shè)計(jì)輸入方法；其次設(shè)計(jì)了十進(jìn)制計(jì)數(shù)電路，并用MAX+PLUSⅡ軟件對電路進(jìn)行了仿真；最后將該電路圖下裁到實(shí)驗(yàn)箱驗(yàn)證了其功能的正確性。
關(guān)鍵詞：MAX+PLUSⅡ；VHDL；計(jì)數(shù)器

O 引言
MAX+PLUSⅡ開發(fā)系統(tǒng)是易學(xué)易用的完全集成化的設(shè)計(jì)開發(fā)環(huán)境。目前已發(fā)行10．0版本。該軟件與LATTICE公司的iSPEXPERT及 XILINX的FOUNDATION相比具有使用簡單，操作靈活，支持的器件多，設(shè)計(jì)輸入方法靈活多變等特點(diǎn)。常用的設(shè)計(jì)輸入方法如下：
(1)圖形設(shè)計(jì)輸入：MAX+PLUSⅡ的圖形設(shè)計(jì)輸入較其他軟件更容易使用，因?yàn)镸AX+PLUSⅡ提供豐富的庫單元供設(shè)計(jì)者調(diào)用，尤其是在 MAX+PLUSⅡ里提供的mf庫幾乎包含了所有的74系列的器件，在prim庫里提供了數(shù)字電路中所有的分離器件。因此只要具有數(shù)字電路的知識，幾乎不需要過多的學(xué)習(xí)就可以利用MAX+PLUSⅡ進(jìn)行CPLD／FPGA的設(shè)計(jì)。
(2)文本編輯輸入：MAX+PLUSⅡ的文本輸入和編譯系統(tǒng)支持AHDL語言、VHDL語言、VERILOG語言三種輸入方式。
(3)波形輸入方式：如果知道輸入、輸出波形，也可以采用波形輸入方式。
(4)混合輸入方式：MAX+PLUSⅡ設(shè)計(jì)開發(fā)環(huán)境，支持圖形設(shè)計(jì)輸入、文本編輯輸入、波形編輯輸入的混合編輯。

1 十進(jìn)制計(jì)數(shù)器的設(shè)計(jì)
十進(jìn)制計(jì)數(shù)電路結(jié)構(gòu)如圖1所示。主要由消抖電路、BCD碼計(jì)數(shù)器和七段譯碼器構(gòu)成，各部分電路介紹如下：


1．1 開關(guān)防顫動(dòng)電路
按鈕從最初按下到接觸穩(wěn)定要經(jīng)過數(shù)毫秒的顫動(dòng)，鍵松開也有同樣問題，如圖2所示。鍵入時(shí)間ta因人而異，一般開關(guān) ta100ms。設(shè)置開關(guān)防顫動(dòng)電路目的：按鍵一次，輸出一個(gè)脈沖。即將開關(guān)的實(shí)際輸出作為開關(guān)防顫動(dòng)電路的輸入，而開關(guān)防顫動(dòng)電路的輸出為圖2 所示的理想輸出。


1．2 BCD碼計(jì)數(shù)器
本設(shè)計(jì)采用的BCD碼計(jì)數(shù)電路由74160構(gòu)成，74160是十進(jìn)制同步計(jì)數(shù)器(異步清除)，在其功能表中，當(dāng)LDN、ENT、ENP、CLRN四個(gè)輸入端都接高電平時(shí)，對CLK輸入脈沖上升沿進(jìn)行計(jì)數(shù)，由QA-QD輸出8421碼。