疊柵MOSFETs的結(jié)構(gòu)設(shè)計與研究

摘要：通過分析設(shè)計，提出了一種新型結(jié)構(gòu)的疊柵MOSFET，它的柵電容是由兩個電容混聯(lián)組成，所以它有較小的柵電容和顯著的抑制短溝道效應(yīng)的作用。模擬軟件MEDICI仿真結(jié)果驗證了理論分析的預(yù)言，從而表明該結(jié)構(gòu)可用作射頻領(lǐng)域。
關(guān)鍵詞：疊柵MOSFET；閾值電壓；柵氧化層電容；短溝道效應(yīng)

0 引言
盡管微電子學(xué)在化合物和新元素半導(dǎo)體材料以及電路技術(shù)方面取得了很大的進展，但是其材料的元件和集成電路還遠不具備成為主流技術(shù)的條件，到目前為止，還看不到能夠替代硅基微電子技術(shù)的新技術(shù)出現(xiàn)，至少在21世紀(jì)的前半葉，硅基CMOS工藝技術(shù)仍將是微電子的主流，因此研究新結(jié)構(gòu)、新工藝的硅基CMOS器件還是當(dāng)前提高集成電路的主要努力方向。近十年來在這些方面人們已取得了眾多的進展，溝道工程、超淺結(jié)技術(shù)、柵工程技術(shù)把CMOS器件應(yīng)用的范圍不斷的拓展，已經(jīng)開發(fā)出了一系列新結(jié)構(gòu)的MOSFET。
關(guān)于新型柵結(jié)構(gòu)晶體管的理論研究可以追溯到1967年，與此同時人們也在對體硅MOSFET的特性進行研究。從1980年以來，大量不同結(jié)構(gòu)的體硅MOSFET被提出，并得到發(fā)展，如SOI MOSFET、雙柵MOSFET。
本文依據(jù)柵工程原理提出一種新型的疊柵結(jié)構(gòu)MOSFET，下面分兩個部分來描述其結(jié)構(gòu)及特性。首先描述了疊柵MOSFET的器件結(jié)構(gòu)和它的優(yōu)點；接著介紹了這種疊柵MOSFET的柵氧電容和閾值電壓隨溝長L變化的情況，再通過模擬仿真驗證了理論分析。所得到的結(jié)果表明疊柵MOSFET有較小的柵電容和短溝道效應(yīng)，而這兩個結(jié)果正是射頻電路樂于接受的。

1 器件結(jié)構(gòu)
圖1是所提出的疊柵MOSFET的結(jié)構(gòu)示意圖，該MOSFET可有多種接法。由圖1可見疊柵MOSFET的第一柵Gl和第二柵G2部分疊交，第一柵的制作材料用N+型多晶硅(功函數(shù)φG1=4．17eV)，第二柵則用功函數(shù)較高的P+多晶硅(功函φG2=5．25eV)。柵的接法有多種，這里將兩個柵都接同一個電壓，因此總柵電容是混聯(lián)。

這種結(jié)構(gòu)存在很多優(yōu)點，傳統(tǒng)MOSFET中的電子一般以一個較低的初速度進入溝道，在向漏端運動的過程中慢慢加速，在漏端達到電子最大漂移速度，因此電子在漏端運動很快，而在源端速度較低，器件速度主要受限于源端較低的電子運動速度，它的場強分布不均勻。載流子在溝道區(qū)只有在近漏端才會受到很大的加速作用，這樣加速區(qū)域小，易在漏端形成熱載流子注入，同時在低漏壓情況下器件也會產(chǎn)生DIBL效應(yīng)和短溝道效應(yīng)。疊柵MOSFET溝道中的電場分布與普通MOS有所不同，在溝道中間處由于兩個柵突變界面的影響，溝道電場分布不均勻，其界面處電場有一個峰值，源端電子在這個峰值電場的加速下，呈現(xiàn)了較大的平均速度，同時電場分布更加均勻。這樣，溝道中電子的平均速度增大，提高了遷移率，使得其截止頻率和驅(qū)動能力增加，加大了跨導(dǎo)gm。而且漏端的尖峰電場下降，降低了短溝道效應(yīng)，減小了熱載流子注入，提高了擊穿電壓。
就柵電容而言，由于新結(jié)構(gòu)柵是由兩個部分交疊的電容組成，柵電容屬于混連，其值小于單柵結(jié)構(gòu)的柵電容，從而提高了功率增益和最高工作頻率。結(jié)構(gòu)上的優(yōu)勢使得該器件跨導(dǎo)大、截止頻率高、短溝道效應(yīng)小、I-V曲線平滑輸出電阻大，可用于射頻電路。本文將分析它的閾值電壓、柵本征電容的情況，其它特性另文介紹。