基于ADS的接收機(jī)碼元同步算法實現(xiàn)
加入技術(shù)交流群
2、改變VCO的預(yù)設(shè)基本頻率
來仿真接受端時鐘偏差，VCO的敏感度S為1MHz/V。
仿真結(jié)果：
圖6 時鐘恢復(fù)環(huán)中誤差信號、環(huán)路濾波后的信號
圖6為從碼元同步模塊中測量出來的誤差信號、環(huán)路濾波后的信號。從圖中可得出，VCO根據(jù)反饋回來經(jīng)過濾波后的誤差信號（如圖6下）來實時調(diào)整采樣的頻率，直到VCO輸出時鐘頻率
等于2倍碼元速率為止，就達(dá)到了平衡狀態(tài)，此時定時誤差為零（如圖6上）。
圖7 不同碼元速率的鎖定過程
圖 7所示分別為1.8GHz采樣率，碼元速率720Mbps,初始偏差1MHz,信噪比20dB時碼元同步的鎖定情況；和0.9GHz采樣率，碼速率 360MHz，初始偏差1MHz ,信噪比20dB時碼元同步的鎖定情況。仿真證明這種碼元同步方法能夠正確生成碼元時鐘滿足高碼速要求，并且適應(yīng)不同碼速率。能正確生成碼元時鐘滿足高碼速要求，并且適應(yīng)不同碼速率。
| 測試環(huán)境 測試項目 | 無碼元同步模塊時誤碼率（BER） | 有碼元同步模塊時誤碼率（BER） | |
| 理想系統(tǒng) | 4.554E-6 | 4.554E-6 | |
| 抖動 | 8.730E-5 | 9.039E-6 | |
接收時鐘偏差 | Bias=0.5MHz | 0.017 | 4.554E-6 |
| Bias=1MHz | 0.036 | 4.554E-6 | |
| Bias=1.5MHz | 0.041 | 4.554E-6 | |
| Bias=2MHz | 0.054 | 0.065 | |
| 抖動和偏差 | 0.048 | 1.937E-5 | |
表1 仿真系統(tǒng)中的碼元抖動、時鐘偏差時的誤碼率
通過上表說明，如圖5所示的系統(tǒng)中，碼元同步模塊對于的信號的抖動和接收端時鐘的頻率偏差有較強的糾正能力。抖動為半個碼元長度時，模塊將誤碼率從 1.730E-5降到了9.039E-6。對于時鐘的頻率偏差糾正能力尤為突出，達(dá)到3MHz的范圍（748.5MHz~~751.5MHz）內(nèi)都可以鎖定。當(dāng)同時加入碼元抖動和時鐘偏差時，系統(tǒng)也表現(xiàn)出了較強的糾錯能力。
3 結(jié)束語
本文簡要介紹了在ADS仿真器中，設(shè)計一個16QAM接收機(jī)的碼元同步模塊，以消除恢復(fù)時鐘偏差和I、Q兩路信號的不同步引起的碼元抖動的問題。并針對16QAM這種調(diào)制方式，提出了改進(jìn)的誤差提取算法。仿真顯示可以滿足不同速率下的接收機(jī)要求。
評論