毫米波5G接收機多速率數據設計與研究

作者簡介：張黎明（1980—），男，移動通信測試事業(yè)部高級工程師。目前主要研究方向為移動通信、數字信號處理、電子測量儀器等。E-mail：zlm86400@qq.com。

目前，在毫米波5G 分析儀方面，主要以羅德與施瓦茨（R&S）、是德科技等為代表，其頻率范圍可達到43.5 GHz 以上，帶寬2 GHz，以超外差變頻方式產生模擬中頻信號輸出，EVM 指標優(yōu)于3.0%，其基帶數字信號處理方式以高性能嵌入式硬件加速器為主。國內毫米波5G 測試儀以中電科思儀為代表，頻率范圍、分析帶寬、EVM 解調指標與國外水平相當，但其基帶數字信號處理方式以FPGA 處理平臺為主。以國家“5G 新基建”政策為引領，為推動國產關鍵核心器件、基站、終端等設備功能、性能、可靠性等指標進一步提高，依據行業(yè)標準和廠家測試需求，研究毫米波5G 信號測試方法，在毫米波5G 技術驗證、通信器/ 部件研發(fā)、5G 基站外場測試等領域填補了國內空白，實現了國產化毫米波5G 測試儀開拓性創(chuàng)新。[1-2]

1   方案設計

本設計的“并行多相技術和任意深度FFT 處理技術”方案^[3-4] 主要完成目標是：

1) 實現5G NR 大帶寬信號數據速率高效轉換；

2) 采用“任意處理深度”FFT 頻域信號分析。

1.1 多速率采樣原理方案^[5-6]

信號處理領域的采樣定理通?？煞譃榈屯ú蓸佣ɡ砗蛶ú蓸佣ɡ?。其中，帶通采樣定理主要用于將位于一定頻帶的模擬中頻信號下變頻到模擬零中頻（基帶）。而經典奈奎斯特低通采樣定理定義為，1 個帶寬受限信號可以唯一地由1 組時間間隔不等的均勻釆樣值來決定，也就是說當A/D 采樣率以不低于信號最高頻率兩倍采樣時，其采樣的離散信號樣值可以準確恢復原始信號。但是，假如信號最高頻率很高且?guī)挶容^窄，此時對信號進行中頻低通采樣，根據定理則需要高于2 倍最高速率，這將導致A/D 采樣速率急劇增高，增大后級數字信號處理（同步解調等）工作量，無法滿足實時性要求。綜上所述，對于低通采樣數據率較高且信號帶寬遠小于最高頻率50% 時，宜采用帶通采樣定理進行無失真采樣。奈奎斯特帶通采樣定律是，對于一個通帶信號x(t) 而言，其信號頻帶位于[f_L，f_H] 之間，信號帶寬BW=Fh-Fl，則A/D 采樣率fS 必須滿足下式：

其中，N 為正整數且滿足f_S ≥ 2B，此時采樣率Fs 可以恢復原始模擬信號x(t)。假如，N 為0 且fL 也為0 時，奈奎斯特帶通采樣定律就變成特殊的低通采樣了。同時，用f₀=(f_L+f_H)/2 進行等效代換得到采樣率f_S 與f₀ 間關系如下：

同理，式（2）中N 為正整數且滿足f_S ≥ 2B。綜上所述，5G NR 大帶寬多速率信號采樣方案如圖1 所示。

1.2 多速率重采樣原理方案^[7-8]

數字信號的重采樣即多速率信號處理，其定義為把1 個數字信號采樣率從某個固定采樣率變換成另一種不同采樣率的過程。在5G NR 大帶寬接收機設計過程中，由于物理層時頻資源配置不同會導致信號BWP 帶寬不同，必然會采用重采樣技術進行數字信號處理。其中，信號抽取定義為降低信號采樣率；信號插值定義為提高信號采樣率。

一般來說，5G NR 大帶寬信號A/D 采樣帶寬遠遠超過實際OFDM 信號處理帶寬，此時基帶信號嚴重處于過采樣狀態(tài)，為滿足后級解調處理，通常采用抽取來降低數據采樣率，進而降低信號信息的冗余度以便后級處理。當釆樣率剛好是信號傳輸速率的整數倍時，通過整數倍抽取就可以降低數據率，這種結構的實現相對容易。但當采樣率不是信號傳輸速率的整數倍時，就涉及到一個分數倍重采樣的問題了。此時，需要構建分數倍重采樣濾波器組，即先插值后抽取。由插值和抽取級聯構成的分數倍抽取方案，如圖2 所示。

綜上所述，在數字信號處理中改變數字采樣率，采用先進行插值后進行抽取，可以避免造成頻率混疊。抽取時原始信號的頻譜被周期拓展，如果原始信號最高頻率大于抽取之后采樣率的50% 就會發(fā)生混疊。插值也會讓頻譜周期拓展，但由于輸出信號點數增多，所以頻率分量只是周期存在，不會發(fā)生混疊。為此，無論是抽取還是插值，后面都需要進行1 次數字濾波。根據插值、抽取等效變換，可以節(jié)省1 個重采樣濾波器。

其插值原理如下：

即，插值后的序列v(n) 時域表達式為：

其抽取原理如下：

此時，濾波器h(n) 既充當了前一級插值后的鏡像頻率抑制，又充當后一級抽取濾波器的抗混疊頻率分量，兩者合二為一，節(jié)省FPGA 資源。同時，由于插值因子L和抽取因子M 可以為任意整數，因此，該原理已經可以實現任意分數倍抽取濾波，而且其Fir 濾波器的歸一化截止頻率為：

1.3 基于FPGA分數倍抽取實現方案

根據以往所掌握的知識和技術，基于直接型數字濾波器的采樣率轉換器盡管可顯著降低運算復雜度，但由于其具有以較高的采樣率對延時狀態(tài)變量寄存器進行控制，導致插值運算器中必須用較高的運算頻率，增加FPGA 的功耗同時也帶來電路的不穩(wěn)定。為解決這一難題，我們采用改進的S/P 和P/S 轉換器構建FPGA 的多項數字濾波架構。具體架構圖如圖4 所示。

該轉換器（數字濾波器）具有如下特點：

● 全部與零的加法、乘法全部省略；

● 系統(tǒng)運算都是以低于輸入或輸出采樣率進行計算；

● 全部信號處理采用塊運算架構；

● 數據計算潛伏時間最小。

1.4 任意深度FFT實現方案

在接收5G 毫米波大帶寬信號時，假如需要分析100 MHz 帶寬信號，輸入序列長度為10 ms，那么其IQ數據樣點數為：

122.88 MHz × 10 000μs = 1 228 800 （7）

即5G NR 的100 MHz 帶寬信號在標稱采樣率122.88 MHz 下，序列長度1 228 800 遠大于FPGA 內部Xilinx 等可編程邏輯廠商典型FFT IP 核的65 536 限值。

而在新型頻域信號分析時，接收機有必要處理任意長度FFT（一般指2μ），假如不采用現成的FFT IP 核，就需要自己編寫FFT，不但耗時且穩(wěn)定性和資源消耗比會很差，因此就需要運用Weltch 算法思想，把需要分析的長序列進行分解，一般根據測試指標要求，先計算出頻譜分辨率，例如100 MHz 的NR 信號的ACLR 中經常需要頻率分辨率達到30 kHz，則其需要最小FFT 處理深度為：

122.88×1 000 ÷ 30 = 4 096 （8）

也就是說，4 096 點深度的FFT 在122.88 MHz 采樣率下的頻率分辨率已經可以達到30 kHz。此時，傳統(tǒng)FFT深度已經固定在4 096 點了，可以連續(xù)處理4 096 個時域樣點。

4096 ÷122.88 = 33.33 （9）

式（9）表示，時域一次性處理4 096 點IQ 數據需要消耗33.33 μs，即300 次循環(huán)4 096 次FFT 處理數據長度才能達到一個5G 無線幀長度（10 ms）。具體FPGA 實現方案如圖5 所示。

2   測試結果

基于5252D 基站測試儀硬件平臺進行數據采集處理，對比測試儀器R&S FSW 寬帶矢量信號分析儀。

FSW 為對標儀器，驗證本文的方案可行性，圖6為測試驗證環(huán)境，對ACLR、SEM 等核心5G 接收指標進行測試。

表1 表示5252D 基站測試儀硬件平臺和FSW 寬帶矢量信號分析儀在ACLR 和SEM 等技術指標的對比測試。

圖9 為構建的毫米波接收機測試驗證環(huán)境，激勵信號源為R&S SMW200A 矢量信號發(fā)生器，該儀表最高支持頻率44 GHz 毫米波頻段，帶寬2 GHz。測試時SMW200A 發(fā)送5G NR PDSCH 信號，5252D 和FSW 同時進行ACLR 和SEM 指標測試。

圖7、圖8 分別為5252D 和FSW 在5G NR PDSCH100 MHz 信號信道帶寬ACLR 測試準確度的對比。

圖9 為5252D 的頻域SEM 計算數據實測結果（含全掃寬）與圖10 FSW 實測結果在5G NR PUSCH100 MHz 信號信道帶寬SEM 測試準確度的對比。

圖7 5252D接收機ACLR實測結果

圖8 FSW接收機ACLR實測結果

圖9 5252D接收機SEM實測結果（全掃寬）

圖10 FSW接收機SEM實測結果

3   結束語

電路方案設計基于多速率采樣原理、多速率信號重采樣原理、FPGA 平臺分數倍抽取方案和任意深度FFT處理方案，采用多相并行FPGA 濾波數字信號處理技術和改進的基帶FPGA 邏輯電路，基于大帶寬、高采樣率A/D 和高性能FPGA 芯片，設計一款滿足毫米波5G 接收機的功能信號分析裝置，為研制提供了一種嶄新的可

實施方案。

參考文獻：

[1] 白寶明,馬嘯,陳文,等.面向B5G/6G的信息傳輸與接入技術專題序言[J].西安電子科技大學學報,2020,47(6):1-4.

[2] 張黎明.毫米波5G NR信號OFDM技術研究與實現[J].電子測量技術,2020,43(22):146-149.

[3] 李恩琦,龔小競, 朱衛(wèi)華,等.基于FPGA的分數倍抽取濾波器的改進設計與應用[J].南華大學學報(自然科學版),2020,34(1):52-59.

[4] 都赟赟,程敏敏,盧圣龍等.基于FPGA的毫米波數據傳輸系統(tǒng)的實現[J].通信技術,2020,53(7):1645-1651.

[5] 黃世鋒,陳章友,張?zhí)m等.多通道雷達數字接收機數字下變頻設計[J].電子技術應用,2016,42(6):46-48;55.

[6] 劉晟.數字變頻鏈路中多采樣率濾波器研究[J].通信技術,2019,52(9) :2081-2086．

[7] 李飛,馮曉東,李華會,等.可變帶寬數字下變頻的設計與FPGA實現[J].電子技術應用,2016,42(4):35-38．

[8] 謝海霞,孫志雄.多速率信號處理系統(tǒng)設計與實現[J].電子設計工程,2018,26(18):132-135.

（本文來源于《電子產品世界》雜志2021年5月期）