新聞中心

EEPW首頁(yè) > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 采用CSMC工藝的零延時(shí)緩沖器的PLL設(shè)計(jì)

采用CSMC工藝的零延時(shí)緩沖器的PLL設(shè)計(jì)

作者: 時(shí)間:2012-07-19 來(lái)源:網(wǎng)絡(luò) 收藏

本文引用地址:http://m.butianyuan.cn/article/186087.htm

  2.3 壓控振蕩器(VCO)

  VCO 由五級(jí)差分延時(shí)單元構(gòu)成的環(huán)行振蕩器。環(huán)行振蕩器對(duì)VCO 性能起著決定性的作用,它的關(guān)鍵 性能指標(biāo)包括線性度、相位噪聲和抖動(dòng),因此設(shè)計(jì)從這三個(gè)方面考慮進(jìn)行優(yōu)化。 本文的延時(shí)單元是在傳統(tǒng)的差分結(jié)構(gòu)上改進(jìn)而來(lái)的,改進(jìn)后的結(jié)構(gòu)如圖3 所示。

  

  通過(guò)改變延時(shí)單元的 控制電壓來(lái)改變每個(gè)單元的延時(shí),調(diào)節(jié)頻率的變化,電流源的偏置電壓bias 是控制電壓Vctrl 經(jīng)過(guò)偏置電 路產(chǎn)生的,兩者滿足一定的函數(shù)關(guān)系,它們共同變化使VCO 的輸出電壓擺幅隨頻率變化的幅度不至于過(guò) 大,同時(shí)很好的保證了頻率與控制電壓的線性關(guān)系。

  延時(shí)單元選用采用差分結(jié)構(gòu)是因?yàn)樗休^好的噪聲抑制作用,消除了噪聲耦合中一次項(xiàng)分量,大大減小了電源噪聲的影響,N 阱也對(duì)P 襯底的噪聲進(jìn)行了隔離;選用PMOS 差分對(duì)是考慮到PMOS 管比 NMOS 管有較小的1/f 噪聲和較小的噪聲跨導(dǎo),對(duì)同樣的噪聲電壓,跨導(dǎo)小的PMOS 管的輸出和噪聲電 流小,引起的相位噪聲小。由其上邊的電流源偏置,對(duì)稱負(fù)載是由二極管連接的NMOS 和同樣尺寸的 NMOS 電流源并聯(lián)組成的。

分頻器相關(guān)文章:分頻器原理
電荷放大器相關(guān)文章:電荷放大器原理


關(guān)鍵詞: CSMC PLL 工藝 零延時(shí)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉