新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 全新功率半導(dǎo)體技術(shù)助力數(shù)據(jù)中心節(jié)能

全新功率半導(dǎo)體技術(shù)助力數(shù)據(jù)中心節(jié)能

作者: 時(shí)間:2009-12-04 來源:網(wǎng)絡(luò) 收藏

世界各地計(jì)算機(jī)數(shù)量眾多,耗能量也相當(dāng)龐大,而支撐互聯(lián)網(wǎng)運(yùn)作的就是一大耗能實(shí)例。在一個(gè)典型的設(shè)施中,其實(shí)只有不到一半的功耗是用在計(jì)算功能上的。所以運(yùn)營商千方百計(jì)尋找機(jī)會(huì)來提高功率轉(zhuǎn)換效率和分配效率,例如通過高壓直流源的分配來減小轉(zhuǎn)換級(jí)的數(shù)目。

本文引用地址:http://m.butianyuan.cn/article/188478.htm


在美國,供電網(wǎng)把大約13 800Vac的交流電配送到各個(gè)社區(qū),最后利用變壓器(不對(duì)能耗產(chǎn)生顯著影響)將電壓降為480Vac。而每個(gè)數(shù)據(jù)中心幾乎都備有一個(gè)UPS(不間斷電源)。可是,這個(gè)功率調(diào)節(jié)級(jí)的效率可能只有70%。在服務(wù)器機(jī)架上,208Vac的交流電壓被轉(zhuǎn)換為12或48Vdc的直流電壓,再降壓至處理器、硬盤驅(qū)動(dòng)器和內(nèi)存所需的總線電壓。

圖1 一個(gè)典型數(shù)據(jù)中心的功率轉(zhuǎn)換級(jí)


以一個(gè)每板帶兩個(gè)處理器的滿裝服務(wù)器機(jī)架為例,假設(shè)轉(zhuǎn)換效率為90%,若功耗為5kW,則會(huì)浪費(fèi)500W的能量。高性能低壓MOSFET具有更低的導(dǎo)通阻抗和更低的開關(guān)損耗,能夠提高這些轉(zhuǎn)換級(jí)的效率。


上一代降壓轉(zhuǎn)換器采用肖特基二極管和60V額定電壓的功率MOSFET,效率為80%~85%;而現(xiàn)在使用的功率MOSFET產(chǎn)品,即使處理器輸入電壓下降,也能夠獲得90%以上的效率。

先進(jìn)的低壓功率MOSFET降低損耗
在20世紀(jì)90年代中期以前,因?yàn)閭鲗?dǎo)損耗(I2R)仍是總功耗的主要成分,低壓功率MOSFET的開發(fā)焦點(diǎn)一直放在RDS(ON)上。隨著開關(guān)頻率的上升,研究人員開始逐漸關(guān)注柵極電容和柵極電荷。圖2所示為功率MOSFET品質(zhì)因數(shù)(歸一化RSP和RSP?QGD)的變化趨勢(shì)。在過去14年間,這些參數(shù)減小了近10倍。

圖2 30V功率MOSFET的品質(zhì)因數(shù)的變化趨勢(shì)


業(yè)界已開發(fā)出數(shù)種能夠減小導(dǎo)通阻抗和柵極電荷的新技術(shù),其中一種技術(shù)就是在柵極溝槽底部采用一層加厚的氧化層(見圖3)。這種方案不僅有助于降低柵漏電容(CGD),還能增大漂移區(qū)的阻抗。它也有利于降低導(dǎo)通阻抗和柵極電荷,因?yàn)楝F(xiàn)在可以一方面通過薄柵極氧化層來獲得更低的Vth(閾值電壓)以及更低的導(dǎo)通阻抗,同時(shí)又可以在溝槽底部采用加厚氧化層以獲得最低的CGD。

圖3 底部帶加厚氧化層的功率MOSFET器件橫截面圖



上一頁 1 2 下一頁

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉