新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 將汽車IC中的閂鎖敏感度降至最低

將汽車IC中的閂鎖敏感度降至最低

作者: 時(shí)間:2009-04-14 來源:網(wǎng)絡(luò) 收藏

  測(cè)試

  對(duì)于尋求通過應(yīng)用合格認(rèn)證的器件而言,電子理事會(huì)(AEC)Q-100文檔列出了IC條件以及JEDEC標(biāo)準(zhǔn)IC測(cè)試的參考資料。實(shí)際上,這兩個(gè)標(biāo)準(zhǔn)幾乎可以互換。

  這些規(guī)范確定了兩類測(cè)試。其中,I類在室溫下進(jìn)行,而II類定義為最大環(huán)境工作溫度。對(duì)于AEC Q-100合格認(rèn)證而言,除非有特殊規(guī)定,II類通常在125℃條件下進(jìn)行。

  避免閂鎖的布線慣例

  有多種布線技巧可用于消除或降低電路閂鎖的敏感性,包括從電源-電壓引腳配置等直接措施到各種更加復(fù)雜的措施。

  標(biāo)準(zhǔn)的業(yè)界布線慣例包括:

   每個(gè)阱必須擁有適當(dāng)類型的襯底觸點(diǎn)

   每個(gè)襯底觸點(diǎn)應(yīng)該直接由金屬連接至電源墊片(supply pad)

   將襯底觸點(diǎn)盡可能布置在接近連接至電源輸入軌的晶體管源極連接的地方(一條不太保守的準(zhǔn)則是每5-10個(gè)
晶體管或每25-100μm間距布置一個(gè)襯底觸點(diǎn))

   配置n和p晶體管時(shí),將n器件組合朝向VSS,而將p器件組合朝向VDD

   連接P+保護(hù)環(huán)至n晶體管周圍的VSS

   連接N+保護(hù)環(huán)至P晶體管周圍的VDD

  保護(hù)環(huán)是布置在阱或電路簇之內(nèi)或周圍的p+或n+擴(kuò)散區(qū)域。這些保護(hù)環(huán)旨在提供連接襯底載流子的偏置擴(kuò)散區(qū)域,從而對(duì)寄生雙極結(jié)構(gòu)進(jìn)行解耦。這些結(jié)構(gòu)有兩種類型:少數(shù)載流子保護(hù)環(huán)和多數(shù)載流子保護(hù)環(huán)。


  少數(shù)載流子保護(hù)環(huán)用于在少數(shù)載流子被反向偏置阱至襯底結(jié)匯集之前,匯集少數(shù)載流子,而在這個(gè)節(jié)它們可能會(huì)變?yōu)槎鄶?shù)載流子。阱中的電流浪涌可能會(huì)導(dǎo)致壓降大至導(dǎo)通寄生雙極,從而引發(fā)閂鎖。

  多數(shù)載流子保護(hù)環(huán)把多數(shù)載流子電流引發(fā)的壓降減至最小來對(duì)寄生雙極晶體管進(jìn)行解耦。同樣,阱中的電流浪涌會(huì)導(dǎo)致壓降大至能夠?qū)纳p極,從而引發(fā)閂鎖。

  對(duì)接觸點(diǎn)(butted contact)與閂鎖相關(guān),因?yàn)樗鼈冇行Ы档突鶚O-射極分流電阻(R2)。理想的布線將取決于這些射極(N阱中的擴(kuò)散區(qū))是否以真正對(duì)接觸點(diǎn)或反相偏置阱結(jié)的形式連接起來,或保留在漂浮狀態(tài)以及它們的相對(duì)尺寸。這樣一來,恰當(dāng)?shù)貙?duì)其布線相對(duì)簡(jiǎn)單,但要確定的話則有點(diǎn)復(fù)雜。

  然而,考慮到噪聲問題,混合信號(hào)IC的設(shè)計(jì)規(guī)則不允許對(duì)接觸點(diǎn)。相反,多種保護(hù)條和/或單獨(dú)電源域可以考慮用于數(shù)字和混合信號(hào)應(yīng)用。

  寄生雙極基極寬度也已經(jīng)被分析,以確定它對(duì)閂鎖的影響。p+射極和阱形成掩模邊緣(Xp)之間的間隔影響相對(duì)小,n+射極和n阱邊緣(Xn)之間的間隔影響更大。

  NPN射極閂鎖觸發(fā)電流有兩種競(jìng)爭(zhēng)的影響:R2隨著Xn增加和βnpn降低以增加Xn。然而,R2的增加相對(duì)于Xn值較小時(shí)占據(jù)大部分,而在Xn值較大時(shí)電流增益(βnpn)中的變化成為主要影響。因此,與自然假設(shè)相反,較寬的結(jié)構(gòu)實(shí)際上可能對(duì)閂鎖更敏感。

  圖3顯示閂鎖問題布線的一個(gè)例子。紅圈區(qū)域是用于數(shù)千微米寬的20V PMOS器件(圈中黑色部分)的電阻n阱結(jié)。問題在于阱結(jié)的退出通道使用從阱到電源串聯(lián)在一起的較小晶體管。這就設(shè)置了一個(gè)與N阱結(jié)串聯(lián)的適當(dāng)阻抗,而N 阱結(jié)將以極低的電流電平正向偏置寄生PNP晶體管的基極-射極結(jié)。

閂鎖問題布線的一個(gè)例子

  圖4顯示另一個(gè)有問題布線的例子,其中較小簇的數(shù)字邏輯布設(shè)在近鄰高壓I/O單元處。圖中顯示物理上最接近墊片(pad)的標(biāo)準(zhǔn)單元門已經(jīng)被驅(qū)動(dòng)至閂鎖并且被損壞。在隨后的修改中,邏輯被移至更遠(yuǎn),但僅在應(yīng)用了保護(hù)條時(shí)器件才會(huì)通過閂鎖。物理隔離并不會(huì)確保閂鎖免疫。互補(bǔ)保護(hù)環(huán)有必要恰當(dāng)?shù)貐R集由I/O注入的少數(shù)載流子和多數(shù)載流子。

有問題布線的例子

  其它考慮

  外延起動(dòng)材料的使用已經(jīng)成為降低閂鎖的一個(gè)非常流行的選擇。本質(zhì)上講,輕微摻雜質(zhì)的外延層為IC提供高質(zhì)量硅片,而較多摻雜質(zhì)的襯底則從工作的器件區(qū)域吸收雜散電流。輕微摻雜質(zhì)的外延層和較多摻雜質(zhì)的襯底形成的結(jié)提供內(nèi)置場(chǎng),將多數(shù)載流子引導(dǎo)至襯底,注入的少數(shù)載流子也反射回外延層。結(jié)合的影響就是使保護(hù)環(huán)更加有效。

  最后,ESD保護(hù)結(jié)構(gòu)會(huì)影響閂鎖性能。簡(jiǎn)單的二極管結(jié)能夠分流可能造成潛在有害的電流。這會(huì)增加給定輸出拓?fù)浣Y(jié)構(gòu)的閂鎖免疫性。相反,具備雙極特性的 ESD保護(hù)結(jié)構(gòu)(如驟回或SCR結(jié)構(gòu))可能擁有低至足以被閂鎖應(yīng)力觸發(fā)的維持電流。因此,必須注意確保ESD結(jié)構(gòu)在合理的過應(yīng)力狀況期間不工作。

  結(jié)論

  工業(yè)中存在的嚴(yán)格元件認(rèn)證程序要求芯片設(shè)計(jì)人員從項(xiàng)目的最早階段就可恰當(dāng)?shù)亟鉀Q閂鎖故障方面的潛在問題。未能滿足特定的免疫性要求,可能導(dǎo)致延遲或重新開始的設(shè)計(jì)工作,這將會(huì)使成本更為高昂。

  第一步的分析能夠預(yù)測(cè)閂鎖閾值,而這應(yīng)針對(duì)創(chuàng)建片外連接的任何晶體管而進(jìn)行。配備這方面的基礎(chǔ)信息,設(shè)計(jì)人員就能夠運(yùn)用最佳的布線慣例來減輕閂鎖敏感性。單獨(dú)對(duì)晶體管進(jìn)行物理隔離并不足以滿足AEC-Q-100或JEDEC閂鎖標(biāo)準(zhǔn),雖然起始材料的選擇將影響器件對(duì)閂鎖的。建議設(shè)計(jì)人員在考慮閂鎖的同時(shí)也采取措施確保ESD免疫性,增強(qiáng)ESD保護(hù)措施,而非削弱閂鎖免疫性。


上一頁 1 2 下一頁

關(guān)鍵詞: 汽車 敏感度 閂鎖

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉