基于FPGA的水聲信號采樣存儲系統(tǒng)設(shè)計

摘要：為了提高水聲傳感器網(wǎng)絡(luò)通信系統(tǒng)試驗和算法研究的效率，水聲傳感器網(wǎng)絡(luò)節(jié)點需要具有水聲通信的原始波形數(shù)據(jù)的記錄功能。本文設(shè)計了一種水聲信號采樣存儲系統(tǒng)，實現(xiàn)了數(shù)據(jù)變速率AD采集、數(shù)據(jù)環(huán)形存儲、數(shù)據(jù)連續(xù)讀取、數(shù)據(jù)飛讀等功能。該系統(tǒng)具有結(jié)構(gòu)清晰，集成度高，工作可靠等優(yōu)點，可以有效提高水聲傳感器網(wǎng)絡(luò)試驗的效率。

1 引言

近幾十年來，隨著世界各國對海洋開發(fā)和利用步伐的加快，對海洋信息進行連續(xù)實時監(jiān) 測的意義越來越重要。水聲無線傳感器網(wǎng)絡(luò)(Underwater AcouSTic sensor network,簡稱 UW-ASN)是海洋環(huán)境立體監(jiān)測系統(tǒng)中的研究熱點，它由大量具有計算和通信能力的傳感器 節(jié)點組成，各節(jié)點被分布在指定的海域，執(zhí)行連續(xù)的協(xié)同監(jiān)測任務(wù)。鑒于水聲信道的帶寬有 限、海洋噪聲復(fù)雜、具有多途效應(yīng)和多普勒效應(yīng)[1]，這些特殊性給UW-ASN 中的水聲通信、 協(xié)議設(shè)計等方面帶來了很大的挑戰(zhàn)，增加了傳感器網(wǎng)絡(luò)設(shè)計的復(fù)雜性。

為了充分了解水聲通信過程中的數(shù)據(jù)變化，方便對于信道特性分析以及通信方式的選 擇，以及大量傳感器網(wǎng)絡(luò)節(jié)點之間通信數(shù)據(jù)的存儲，傳感器節(jié)點必須具備數(shù)據(jù)采集功能。傳 統(tǒng)的水聲數(shù)據(jù)采集存儲系統(tǒng)主要由數(shù)據(jù)采集板卡組成，能夠滿足數(shù)據(jù)采集功能，缺點是體積 大，便攜性差，難以作為傳感器節(jié)點的組成部分應(yīng)用于實際設(shè)計中。

本文針對這一問題，提出了基于SOPC(System ON Programmable Chip)的設(shè)計方案[2]，利 用其配置靈活、擴展性強、接口豐富等優(yōu)點，以Altera 公司的Cyclone II 系列FPGA 為基 礎(chǔ)，設(shè)計傳感器節(jié)點數(shù)據(jù)采集存儲系統(tǒng)，降低了設(shè)計的風(fēng)險，完善了傳感器節(jié)點功能要求。

2 采樣存儲系統(tǒng)概述

本設(shè)計系統(tǒng)的結(jié)構(gòu)如圖1 所示，在整個傳感器節(jié)點的系統(tǒng)當(dāng)中，將AD 芯片輸出的12 位數(shù)據(jù)，通過設(shè)計SDRAM 控制IP 核，實現(xiàn)數(shù)據(jù)變速率AD 采集、數(shù)據(jù)環(huán)形存儲、數(shù)據(jù)環(huán) 形讀取、以及數(shù)據(jù)飛讀（實時數(shù)據(jù)讀?。┑裙δ?。同時，對于NiosII CPU 設(shè)計串口（UART） 協(xié)議，以便前置機與傳感器節(jié)點通信，實現(xiàn)不同命令操作功能，方便對水聲試驗過程中波形 數(shù)據(jù)的變化進行仿真處理，以滿足試驗要求。

本設(shè)計采用 MICRO 公司的MT48LC32M8A2 型號容量為32Mbyte 的SDRAM，芯片地 址線為25 位，每個地址存儲16 位數(shù)據(jù)。根據(jù)水聲通信試驗要求，聲波頻率為40KHz，每 個正弦波采樣16 個點，則采樣時鐘要求至少640KHz，本系統(tǒng)設(shè)計采樣時鐘最大40MHz。 同時，環(huán)形存儲深度最大為32Mbyte，每次采樣存儲數(shù)據(jù)占2byte，則至少可以采樣25 秒正 弦波數(shù)據(jù)。環(huán)形存儲區(qū)域大小，以及采樣時鐘都可以進行參數(shù)化配置，能夠滿足試驗要求。 系統(tǒng)整體分為硬件邏輯設(shè)計，與軟件程序設(shè)計兩部分。