基于直接數(shù)字頻率合成的可編程遙測信號(hào)源

摘要：針對(duì)傳統(tǒng)的遙測信號(hào)源缺乏靈活可配置性、通用性差的問題，提出采用FPGA和DDS技術(shù)為核心設(shè)計(jì)靈活可配置的可編程遙測信號(hào)源。該信號(hào)源的硬件電路主要由低成本FPGA芯片和DDS芯片組成，采用Verilog語言進(jìn)行編程，使FPGA控制核心輸出不同的相位、頻率、波形等控制字信息給DDS芯片，經(jīng)DDS芯片后輸出所需波形。仿真表明，該信號(hào)源能夠輸出頻率范圍在0～12．5 MHz的頻率、相位可調(diào)的正弦波、三角波、方波等波形信號(hào)，具有一定的通用性。
關(guān)鍵詞：遙測；信號(hào)源；DDS；FPGA

0 引言
遙測信號(hào)源的主要功能是模擬彈載遙測信息。從技術(shù)實(shí)現(xiàn)上，可將信號(hào)源分為模擬信號(hào)源、數(shù)字信號(hào)源和DDS信號(hào)源。其中DDS信號(hào)源是現(xiàn)代信號(hào)源的發(fā)展方向。DDS技術(shù)(直接數(shù)字頻率合成)是近年來迅速發(fā)展起來的一種新的頻率合成法，具有可編程、易于實(shí)現(xiàn)各種數(shù)字化調(diào)制(如PSK，F(xiàn)SK等高精度的數(shù)字調(diào)制)，頻率分辨率高、轉(zhuǎn)換速度快、穩(wěn)定度高，相位噪聲低以及集成度高等優(yōu)點(diǎn)。近年來，隨著遙測技術(shù)的發(fā)展，遙測產(chǎn)品逐漸呈現(xiàn)出小型化、標(biāo)準(zhǔn)化、系列化等應(yīng)用需求。因此，為滿足應(yīng)用需求，遙測信號(hào)源必須能夠提供多樣的被測信號(hào)類型，根據(jù)被測模塊參數(shù)的變化進(jìn)行實(shí)時(shí)調(diào)整，實(shí)現(xiàn)一一對(duì)應(yīng)。而傳統(tǒng)的遙測信號(hào)源在設(shè)計(jì)上缺乏靈活性、通用性，被測參數(shù)的多樣性和實(shí)時(shí)性差，無法滿足遙測產(chǎn)品的發(fā)展需求。針對(duì)這一點(diǎn)，本文提出了以FPGA(現(xiàn)場可編程門陣列)和DDS專用芯片為核心的可編程遙測信號(hào)源。

1 FPGA及DDS基本工作原理
一般傳統(tǒng)的信號(hào)源都采用諧振法，即用具有頻率選擇性的回路來產(chǎn)生正弦振蕩，獲得所需頻率。這種信號(hào)源輸出波形單一，且頻率穩(wěn)定度和準(zhǔn)確度較差，因此傳統(tǒng)的信號(hào)源已經(jīng)越來越不能滿足現(xiàn)代遙測產(chǎn)品的測量需要。而采用DDS技術(shù)設(shè)計(jì)的遙測信號(hào)源可以滿足波形多樣化，頻率、相位靈活可配置的要求，且頻率穩(wěn)定度高。
1．1 FPGA
FPGA是一種高密度的可編程邏輯器件。經(jīng)過20多年的發(fā)展，F(xiàn)PGA的邏輯規(guī)模已經(jīng)從最初的1000個(gè)可用門發(fā)展到現(xiàn)在的1000萬個(gè)可用門，采用Verilog HDL語言進(jìn)行設(shè)計(jì)，在寫激勵(lì)和建模方面存在很大優(yōu)勢。FPGA的基本組成部分有可編程輸入／輸出單元、基本可編程邏輯單元、嵌入式塊RAM、豐富的布線資源、底層嵌入功能單元和內(nèi)嵌專用硬核等。FPGA器件在結(jié)構(gòu)上由邏輯功能塊排列為陣列，通過可編程的內(nèi)部連線連接這些功能塊來實(shí)現(xiàn)一定的邏輯功能。由于FPGA器件集成度高，開發(fā)和上市周期短，在數(shù)字設(shè)計(jì)和電子生產(chǎn)中得到迅速普及和應(yīng)用，曾在高密度的可編程邏輯器件領(lǐng)域中獨(dú)占鰲頭。
Altera公司是目前市場上生產(chǎn)FPGA芯片的主要供應(yīng)商之一，為用戶提供了完善的開發(fā)系統(tǒng)和良好的售后支持服務(wù)，有著成熟的系列產(chǎn)品。該公司的可編程邏輯產(chǎn)品可以分為高密度FPGA、低成本FPGA和CPLD等三類。相對(duì)于低成本FPGA來說，高密度FPGA主要用于中高端的路由器和交換機(jī)中，價(jià)格相對(duì)偏高，CPLD雖然價(jià)格較低，但布線資源有限，無法適用于電路復(fù)雜的時(shí)序功能設(shè)計(jì)。Cyclone(颶風(fēng))系列是Altera公司推出的一款低成本FPGA，主要定位在大量且對(duì)成本敏感的設(shè)計(jì)中。Cyclone EP1C6是Altera推出的一款高性價(jià)比FPGA，工作電壓為3．3 V，內(nèi)核電壓為1．5 V，其密度為5980個(gè)邏輯單元，包含20個(gè)128×36 b的RAM塊(M4K模塊)，總的RAM空間達(dá)到92 160 b，內(nèi)嵌2個(gè)鎖相環(huán)電路和一個(gè)用于連接SDRAM的特定雙數(shù)據(jù)率接口。
1．2 DDS及其芯片
DDS采用了不同于傳統(tǒng)頻率合成方法的全數(shù)字結(jié)構(gòu)。它最初是在20世紀(jì)70年代由美國學(xué)者J．Tierncy等人提出的，它是繼直接頻率合成和間接頻率合成之后，隨著數(shù)字集成電路和微電子技術(shù)迅速發(fā)展起來的第三代頻率合成技術(shù)。DDS是指從相位量化概念出發(fā)直接合成所需波形，有效地解決了許多模擬合成技術(shù)無法解決的問題。
DDS是建立在采樣定理基礎(chǔ)上，首先對(duì)需要產(chǎn)生的波形進(jìn)行采樣，將采樣值數(shù)字化后存入存儲(chǔ)器作為查找表，然后通過查表讀取數(shù)據(jù)，再經(jīng)D／A轉(zhuǎn)換器轉(zhuǎn)換為模擬量，將保存的波形重新合成出來。DDS基本原理框圖如圖1所示。