一種三軸伺服控制器的設(shè)計(jì)優(yōu)化

目前伺服控制器的設(shè)計(jì)多以DSP或MCU為控制核心，伺服控制器是用來控制伺服馬達(dá)的一種器件，一般是通過位置、速度和力矩三種方式對(duì)伺服馬達(dá)進(jìn)行控制，實(shí)現(xiàn)高精度的傳動(dòng)系統(tǒng)定位。 從結(jié)構(gòu)上看，伺服控制器和變頻器差不多，但對(duì)元器件的要求精度和可靠性更高。目前主流的伺服控制器均采用數(shù)字信號(hào)處理器（DSP）作為控制核心，可以實(shí)現(xiàn)比較復(fù)雜的控制算法，實(shí)現(xiàn)數(shù)字化、網(wǎng)絡(luò)化和智能化。功率器件普遍采用以智能功率模塊（IPM）為核心設(shè)計(jì)的驅(qū)動(dòng)電路，IPM內(nèi)部集成了驅(qū)動(dòng)電路，同時(shí)具有過電壓、過電流、過熱、欠壓等故障檢測保護(hù)電路，在主回路中還加入軟啟動(dòng)電路，以減小啟動(dòng)過程對(duì)驅(qū)動(dòng)器的沖擊。

1 總體方案

FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)?？梢哉f，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一，因此在設(shè)計(jì)中采用FPGA為控制核心。FPGA的基本特點(diǎn)主要有：采用FPGA設(shè)計(jì)ASIC電路，用戶不需要投片生產(chǎn)，就能得到可用的芯片；FPGA可做其他全定制或半定制ASIC電路的中試樣片；FPGA內(nèi)部有豐富的觸發(fā)器和I/O引腳。

目前以硬件描述語言（Verilog 或 VHDL）所完成的電路設(shè)計(jì)，可以經(jīng)過簡單的綜合與布局，快速的燒錄至 FPGA 上進(jìn)行測試，是現(xiàn)代 IC 設(shè)計(jì)驗(yàn)證的技術(shù)主流。這些可編輯元件可以被用來實(shí)現(xiàn)一些基本的邏輯門電路（比如AND、OR、XOR、NOT）或者更復(fù)雜一些的組合功能比如解碼器或數(shù)學(xué)方程式。在大多數(shù)的FPGA里面，這些可編輯的元件里也包含記憶元件例如觸發(fā)器（Flip－flop）或者其他更加完整的記憶塊。

整個(gè)控制器由控制和驅(qū)動(dòng)兩部分組成，其結(jié)構(gòu)如圖1所示。控制部分由FPGA及一些附件組成，該控制器能夠獨(dú)立完成三軸控制器的電機(jī)驅(qū)動(dòng)波形發(fā)生、閉環(huán)運(yùn)算與控制、與上位機(jī)通信等任務(wù)，附件主要用來完成電樞電流的反饋等功能。驅(qū)動(dòng)模塊由光電耦合器件和放大驅(qū)動(dòng)芯片等組成。該控制器的最終控制目標(biāo)為對(duì)驅(qū)動(dòng)三軸的力矩電機(jī)進(jìn)行高精度定位與驅(qū)動(dòng)。

由于本控制器所應(yīng)用的機(jī)載平臺(tái)為三軸結(jié)構(gòu)，因此，控制器采用獨(dú)立式控制，三個(gè)相對(duì)獨(dú)立的分控制器組成整體的三軸控制器。該基于FPGA的三軸伺服控制器的基本控制方案就是這種反饋式的高精度控制，其中速度環(huán)使用PD控制算法，位置環(huán)使用PID控制算法。調(diào)整PID參數(shù)，通過控制電壓來控制跟蹤瞄準(zhǔn)精度，使得跟蹤瞄準(zhǔn)精度逐漸提高，達(dá)到所需盼精度要求。

2 控制器硬件與軟件的設(shè)計(jì)與實(shí)現(xiàn)

本伺服控制器以FPGA為核心，在硬件設(shè)計(jì)中主要進(jìn)行了驅(qū)動(dòng)模塊設(shè)計(jì)、控制模塊設(shè)計(jì)和通信模塊設(shè)計(jì)。FPGA有多種配置模式：并行主模式為一片F(xiàn)PGA加一片EPROM的方式；主從模式可以支持一片PROM編程多片F(xiàn)PGA；串行模式可以采用串行PROM編程FPGA；外設(shè)模式可以將FPGA作為微處理器的外設(shè)，由微處理器對(duì)其編程。

驅(qū)動(dòng)模塊主要包括控制波產(chǎn)生單元、力矩電機(jī)光電編碼器信號(hào)采集與處理、可編程死區(qū)發(fā)生器等部件。在驅(qū)動(dòng)模塊中輔助芯片采用可編程器件EPlK30QC208，它采用可重構(gòu)的CMOS SRAM工藝，把連續(xù)的快速通道與獨(dú)特的嵌入式陣列（EAB）相結(jié)合，同時(shí)結(jié)合眾多可編程器件的優(yōu)點(diǎn)來完成普通門陣列的宏功能，主要完成伺服控制器的各種硬件邏輯接口功能。 EPlK30QC208主要完成4個(gè)接口的邏輯功能，D/A轉(zhuǎn)換器件采用雙通道DAC芯片DAC5573，相對(duì)TLC2543來說，硬件的連接簡單很多，因?yàn)樗捎脴?biāo)準(zhǔn)的I2C總線，同時(shí)S3C4510里包含I2C的控制器，所以DAC5573只需接到4510的SDA和SCL這兩個(gè)引腳，就可以實(shí)現(xiàn)兩者之間的通信?？刂颇K方面速度環(huán)節(jié)和位置環(huán)節(jié)分別采用PD和PID控制。由于本控制器以控制直流力矩電機(jī)為最終目的，因此在控制模塊的設(shè)計(jì)方面需要研究力矩電機(jī)的驅(qū)動(dòng)及其電壓值獲取。在本控制器設(shè)計(jì)過程中需要對(duì)上述各項(xiàng)進(jìn)行綜合控制與處理，以達(dá)到合理地控制開銷和控制精度的平衡。在三軸伺服裝置中選用PID控制算法。

在控制模塊的設(shè)計(jì)中速度與位置調(diào)節(jié)的是整個(gè)控制的主體，本伺服控制器完成輸入信號(hào)與輸出信號(hào)的比較，再通過位置校正、速度校正、機(jī)械諧振校正之后，校正后的信號(hào)控制PWM發(fā)生器的占空比，具有一定占空比的PWM信號(hào)控制PWM功率級(jí)，進(jìn)而驅(qū)動(dòng)被控對(duì)象。

基于FPGA的三軸伺服控制器的通信模塊設(shè)計(jì)在硬件設(shè)計(jì)中也占有很大的比重。整體的通訊設(shè)計(jì)接口采用基于RS232的通用串口通信方式。采用這種接口方式能夠在滿足系統(tǒng)現(xiàn)場編程通信的同時(shí)滿足系統(tǒng)的遠(yuǎn)程通信要求。該通信模塊采用一個(gè)帶有UART口的MCU，由于該MCU的數(shù)據(jù)都是立即數(shù)，在運(yùn)行過程中并沒有取數(shù)據(jù)操作，因此設(shè)計(jì)的流水線結(jié)構(gòu)采用三級(jí)結(jié)構(gòu)，分別為取指令、譯碼和指令執(zhí)行。而MCU的指令地址則由程序計(jì)數(shù)器給出。在通信模塊的設(shè)計(jì)主要考慮的是正常上位機(jī)通信的進(jìn)行和遠(yuǎn)程監(jiān)控通信的有效實(shí)施。

本三軸伺服控制器的硬件設(shè)計(jì)需要配合軟件才能有效運(yùn)行，該控制器軟件設(shè)計(jì)的主要任務(wù)是：完成對(duì)接口的初始化；上位機(jī)能夠?qū)Κ?dú)立控制三軸的伺服控制設(shè)備進(jìn)行指令控制；對(duì)于光電編碼器反饋的速度信號(hào)和位置信號(hào)進(jìn)行讀取和分析處理；根據(jù)反饋的數(shù)據(jù)和外部的腔制命令完成整個(gè)控制系統(tǒng)的閉環(huán)控制。其具體的主程序控制流程圖如圖2所示。

本控制器軟件的關(guān)鍵是PWM信號(hào)的設(shè)定與輸出，一方面要考慮外部的輸入角度，另一方面要考慮系統(tǒng)的反饋。要實(shí)現(xiàn)高精度的三軸定位，必須有一套合理的信號(hào)產(chǎn)生機(jī)制。系統(tǒng)的中斷設(shè)計(jì)也是本控制器的重要研究內(nèi)容，因?yàn)楸究刂破鞑捎孟鄬?duì)獨(dú)立的三軸控制方式，在保證各軸獨(dú)立運(yùn)行的同時(shí)要兼顧到整體的運(yùn)行情況，且在運(yùn)行過程中一旦某一部分出現(xiàn)問題，其他所有的部分都要同時(shí)采取一定的措施解決這個(gè)問題。