基于eRM建立自動化的驗證平臺

摘要：為了縮短SoC項目開發(fā)中前端驗證的時間，實現(xiàn)自動化的可重用性驗證環(huán)境平臺，采用了eRM驗證方法學，通過Sequence，BFM，Moni-tor，Scoreboard，Coverage等驗證組件來實現(xiàn)此驗證平臺，并給出了基于此平臺的一個應用實例，極大地提高了驗證的效率和功能覆蓋率。
關鍵詞：驗證時間；eRM；eVC驗證平臺；隨機測試

集成電路已進入高速發(fā)展的階段，半導體制造商極為成功的實現(xiàn)了摩爾定律的預期發(fā)展速度，為了縮短芯片上市時間，驗證工程師必須保證芯片在流片前能得到很完備的驗證。為了使日益復雜的項目達到理想的功能覆蓋率，驗證面臨著巨大的挑戰(zhàn)。eRM是一種基于e語言的驗證方法學，通過Sequence，Bfm，Mkmitor，Scoreboard，Coverage等驗證組件建立驗證平臺，可以對芯片進行Direct，Random等測試，并且可以很好地統(tǒng)計功能覆蓋率，極大地據(jù)高了驗證效率和生產率。

1 常用驗證方法
從一個設計的功能驗證來看，僅通過模塊的接口界面(輸入／輸出信號端口)就完全可以驗證器件的行為以及其實現(xiàn)的所有功能，否則該器件的屬性就是不可控制的或是不可預測的。功能驗證一般通過以下3種方法：黑盒法、白盒法、灰盒法。
黑盒法是指驗證人員不需要用關心設計內部是如何實現(xiàn)的，所有的驗證都可以通過接口完成，無需直接訪問設計的內部狀態(tài)。白盒法是是對設計的內部結構和實現(xiàn)具有完全的預測和控制能力，根據(jù)驗證功能點可以迅速設置感興趣的狀態(tài)和輸入激勵，但不具備重用性。而灰盒法是介于二者之間，既有基于界面的驗證組件，也有對內部狀態(tài)控制和檢查的組件，為提高驗證效率和重用性，一般采用灰盒法。

2 eRM驗證方法學
eRM驗證方法學采用的是e驗證語言，利用了e語言中的測試激勵的生成、激勵數(shù)據(jù)的驅動、輸出結果的采樣、輸出響應的檢查、功能覆蓋率分析等組件，降低了驗證過程中的人工干預，提高了驗證的生產率。
2．1 eVC驗證平臺
eVC(e Verification Component)是基于eRM方法學的驗證環(huán)境韻通稱，eVC包括所有相關的驗證組件，從編寫測試激勵到功能覆蓋率的收集，從模塊驗證到系統(tǒng)驗證，都可以通過eVC來實現(xiàn)。為了提高驗證效率，驗證人員都都會開發(fā)一個黃金eVC，在實際項目中只需要根據(jù)實際協(xié)議擴展該黃金eVC即可，在驗證環(huán)境開發(fā)前期，節(jié)省了大量的代碼。典型的eVC驗證結構如圖1所示。Agent是驗證環(huán)境中最主要的驗證組件，所有的驗證組件一般都在Agent里例化，驗證環(huán)境中的Agent一般相當于設計中的實體(由VHDL實現(xiàn)的設計)或輸入輸出信號端口(由Veri-log實現(xiàn)的設計)。在圖1所示的eVC里，有2個Agent，RX Agent是從DUT信號端口收集數(shù)據(jù)，而TX Agent是指向DUT的信號端口發(fā)送數(shù)據(jù)。并且每個Agent都是按eRM方法學中的標準方式來構建的，Agent里一般包括以下組件：
Config：包括Agent的屬性和行為，主要配置Agent的數(shù)量及其主動或被動的屬性，一般由驗證人員自主定義的。
Signals：該組件中定義了一些DUT的信號端口，驗證環(huán)境通過這些端口可以訪問DUT內部的所有信號。一般情況下，這些信號是以string類型來定義，并在信號前加sig_前綴，利用hdl_path()函數(shù)指定與其相連接的DUT信號。
Sequence：是指驗證人員希望加載到DUT的數(shù)據(jù)流，利用sequence既可以定義不加任何約束的隨機數(shù)據(jù)，也可以是某些特定的數(shù)據(jù)流。
Sequence Driver：此組件是連接BFM和sequence的紐帶，將sequence生成的數(shù)據(jù)流發(fā)送到bfm，但不是直接驅動到DUT信號上，而是將數(shù)據(jù)打包為一個列表，然后由BFM加載到DUT中。
BFM：總線功能模型，該組件只能在Agent里例化，從圖1中可以看出，BFM具有雙端通道，不僅將Sequence Driver中傳遞的數(shù)據(jù)流加載到DUT的信號端口，而且可以取樣需要檢測的信號，和一般總線的功能相似。