三星：7nm工藝代工業(yè)務將采用EUV

　　三星電子在6月7日該公司與美國新思科技(Synopsys)聯(lián)合舉辦的會議上公開了該公司代工業(yè)務的工藝路線圖。此次會議與第53屆設計自動化大會(53rdDesignAutomationConference，DAC2016，2016年6月5日～10日舉行)同在美國奧斯汀舉行。

　　會議的主題是“ReadytoDesignat10nm!SynopsysandSamsungFoundry10nmEnablementforTapeoutSuccess”。來自三星的演講嘉賓是FoundryMarketingSamsungSSI的高級總監(jiān)KelvinLow。正如會議主題所表達的那樣，KelvinLow主要圍繞10nm工藝發(fā)表了演講，同時還介紹了10nm之前的14nm以及10nm之后的7nm工藝。

　　三星首次在DAC的展會上設置展區(qū)是在兩年前的第51屆DAC(DAC2014)上，當時大力宣傳了該公司的第一代14nm工藝“14LPE”。之后該公司在2016年1月發(fā)布了第二代14nm工藝“14LPP”(參閱本站報道)。14LPP在14LPEFinFET的基礎(chǔ)上優(yōu)化改進而來，提高了性能。推出14LPE之后不久，三星還開發(fā)出了14LPC。能夠采用低成本工藝生產(chǎn)RF電路，除了中低端智能手機之外，該公司還打算將其應用于IoT用芯片等。

　　從此次公布的路線圖來看，三星在10nm方面將首先推出“10LPE”，然后再推出“10LPP”。關(guān)于10LPE，2014年該公司公開了PDK(ProcessDesignKit，工藝設計套件)，2015年完善了設計流程及LibraryIP。進入2016年之后，開始進行風險量產(chǎn)。后來，該公司又公開了10LPP的PDK。并打算在2016年內(nèi)完善10LPP的設計流程及LibraryIP，并于2016年底開始進行10LPP的風險量產(chǎn)。10nm的正式量產(chǎn)將從2017年早些時候開始。另外，據(jù)KelvinLow介紹，10LPE的性能提高到了14LPP的1.1倍，芯片面積縮小至68%，10LPP的性能提高至14LPP的1.2倍，芯片面積縮小至68%。

　　KelvinLow還表示，10nm工藝時代將會持續(xù)很長時間。之后，將會在短時期內(nèi)采用液浸ArF7nm工藝生產(chǎn)。“就像平面型22nm是過渡至FinFET14nm的中間工藝那樣，二者十分相似”。液浸ArF7nm之后，將會迎來真正的7nm時代。真正的7nm工藝將使用EUV(ExtremeUltraviolet)曝光技術(shù)。EUV7nm工藝可將液浸ArF7nm工藝使用的約80枚掩膜減少至60枚左右。另外，關(guān)于兩種7nm工藝，此次的路線圖并未給出明確的時間。