基于多相濾波結(jié)構的信道化及FPGA實現(xiàn)

摘要 隨著現(xiàn)代電子戰(zhàn)中電磁環(huán)境的日益復雜，軍用接收機需具備同時處理多個信道信號的能力，即具備全概率截獲能力。信道化接收機可將一個復雜信號分成多個信道，從而方便后續(xù)處理。文中利用一種簡化的結(jié)構驗證了該種信道化方案的可行性，并節(jié)省了邏輯資源。

關鍵詞 數(shù)字下變頻;多相濾波;信道化

在電子戰(zhàn)中，傳統(tǒng)上主要采用掃頻式搜索接收機，但其截獲概率受搜索速度的影響較為嚴重，且因其受到搜索速度與分辨率之間關系的制約，所以掃頻式接收機對跳頻信號的截獲效果很不理想。信道化接收機是對某個頻段的信號全概率接收的接收機，而基于多相結(jié)構的信道化接收機相對于傳統(tǒng)意義上的信道化接收機對同一頻段信號而言所需硬件資源更少，且更易于實現(xiàn)。其相對傳統(tǒng)的信道化接收機憑借其高效的多相結(jié)構，使其在多信道處理方面得到了廣泛應用，是接收機的發(fā)展趨勢。

1 多相濾波結(jié)構的信道化原理

1.1 信道的劃分

因?qū)嵭盘栴l譜具有對稱特性，所以其頻帶劃分較為特殊，這里只對[0，π]上的頻譜進行信道劃分。若劃分K個信道，各信道的中心頻率為ωk=kπ/K+π/2K，其中，k=0，1，…，K-1。

由傅里葉變換可知，低通濾波器的頻譜包括正負對稱的兩部分。為使信道的劃分如圖1所示，需將濾波函數(shù)的頻譜全部移到正半軸，這里對濾波器的頻譜函數(shù)做如下變換

此時反映到頻域如圖2所示，因此，采用復FIR濾波器對輸入的實信號進行濾波。

1.2 基于多相結(jié)構濾波器的信道化原理

信道化的主要過程為，先將每個信道乘以

，對信號做頻域的搬移，再經(jīng)過低通濾波器，濾除高頻分量，并將頻率均降到基帶，做下變頻，最終進行抽取。信道化結(jié)構如圖3所示。

圖中，ωk表示第k信道的中心頻率，H(z)表示低通濾波器。但問題在于，每個信道的信號做完一系列計算之后，再作抽取，中間會有較多數(shù)據(jù)的計算損耗。因此，需要一種簡化的方法使計算變得更加高效。

根據(jù)圖3可知

此時只剩低通濾波和抽取兩部分，可用Noble等效再次化簡，為此先對FIR濾波器作如下變換

根據(jù)Noble等效，可將抽取移到FIR濾波之前，如圖5所示。

結(jié)合圖5并縱觀整個系統(tǒng)，容易發(fā)現(xiàn)x(n)可看成經(jīng)過串并轉(zhuǎn)換之后分別進入各個信道，即x(n)的第n=mM+k周期的數(shù)據(jù)進入第k信道做運算。

此時已經(jīng)完成多相濾波的結(jié)構簡化，回到本文的信道化方案中，根據(jù)式(3)和圖4，將z用

代替，則式(4)可作如下變換

則有最終的信道化高效結(jié)構如圖6所示，令每個信道FIR濾波器的輸出為yr(nM)，則總輸出為

從式(6)可看出，這是一個離散傅里葉變換的形式。因此，整個信道化的過程由FIR濾波和FFT兩部分組成。這大幅降低了運算量并節(jié)省了資源。

2 硬件實現(xiàn)

文中采用Xilinx系列芯片。假設輸入信號為0～32 MHz的實信號，由奈圭斯特采樣定理可知，F(xiàn)PGA的工作頻率定為64 MHz。0～32 MHz實信號的頻域在[-32 MHz，32 MHz]之間，若使每個信道的帶寬為1 MHz則需劃分64個信道。而做后續(xù)處理時，只計算[0，π]區(qū)間的32個信道輸出的信號即可。

由于工作頻率較低，而信道劃分較多，所以整個過程需采用串行方式處理。FPGA內(nèi)部實現(xiàn)的總體框圖如圖7所示。

2.1 FIR濾波器的設計實現(xiàn)

FPGA內(nèi)部的FIR濾波器實現(xiàn)結(jié)構，如圖8所示，512點的FIR濾波器，因共64個信道，所以每個信道要做8個乘法運算。每個信道FIR系數(shù)的確定及存儲順序參照式(4)，將參數(shù)存到ROM中，每個周期讀取8個系數(shù)，與輸入信號相乘，乘得的8個結(jié)果再做累加，則是每個信道經(jīng)FIR計算的結(jié)果。因采用串行結(jié)構，故每個信道的計算結(jié)果會從輸出端口，按信道序號的順序，循環(huán)輸出。

2.2 FFT的設計實現(xiàn)

因為文中采用串行結(jié)構，所以FFT部分直接采用Xilinx芯片內(nèi)部提供的IP Core即可。數(shù)據(jù)進入FFT模塊時，按各個信道順序輸入，但根據(jù)FFT的計算方法可知，經(jīng)過蝶形運算后，輸出結(jié)果的順序會發(fā)生改變，此時可根據(jù)模塊中輸出口xK_index的值辨認某個周期輸出的是第幾信道的計算結(jié)果。因此在FPGA中做后續(xù)邏輯時，需注意計算結(jié)果與相應序號要保持對齊，以免計算錯誤。

3 Matlab仿真分析

利用Matlab進行仿真驗證。采樣頻率為64MHz，帶寬1MHz，若輸入為實信號頻率為15.7MHz，則信號與各信道的頻譜曲線如圖9所示。

圖10為16信道、49信道(即-16信道)、17信道、48信道(即-17信道)的輸出，及相應的頻譜圖。

由圖可見信號出現(xiàn)在第16信道內(nèi)，信號頻率均落到[0 MHz，1 MHz]之間，符合設計要求。

4 結(jié)束語

介紹了一種基于多相濾波結(jié)構的信道化方法，該方法結(jié)構簡單、大幅節(jié)省了資源，并在FPGA上采用串行結(jié)構，完成了32信道的劃分。這種多信道的劃分和同時處理的能力，可較好地完成對目標信號的全概率截獲，在電子偵查領域具有較高的應用價值。此外，文中介紹的系統(tǒng)工作頻率較低，可采用串行結(jié)構節(jié)省資源。若信號和系統(tǒng)的工作頻率較高，則可采用并行結(jié)構，此時若需要，也可利用語言實現(xiàn)FFT的并行處理結(jié)構，以提高處理速度。