理解并滿足FPGA電源要求(下)

接上篇
5 電源是一種系統(tǒng)級問題
電源軌通常有特殊的硬件和互操作性要求，而當(dāng)前的 需求很大程度上取決于每一用戶獨特的設(shè)計，因此，盡可能 在設(shè)計早期階段考慮FPGA電源管理就顯得非常重要。系統(tǒng) 級決定包括電源供電分組和排序、數(shù)字控制，而硬件設(shè)計對 系統(tǒng)性能、成本和設(shè)計時間有較高的要求，這意味著要通過 合理的規(guī)劃來降低風(fēng)險。
6  電源軌分組和排序
一片F(xiàn)PG A會有很多需要電源供電的輸入引腳， 但是 并沒有必要為每一FPGA電源軌輸入專門供電。對于每一種 FPGA，Altera提供了引腳連接指南文檔，不但詳細(xì)介紹了每 一引腳，而且還推薦了電源樹，對各種相似的電源軌進(jìn)行 分組?？梢栽L問www.altera.com上每一種FPGA器件的產(chǎn)品頁 面，獲得引腳連接指南文檔。圖3（181頁）顯示了一個推薦 的電源樹實例。為具有數(shù)據(jù)速率≤11.3  Gbps收發(fā)器的Arria 10 GX推薦的 電源樹，該器件支持SmartVID特性。綜合考慮這些因素，F(xiàn)PGA設(shè)計的所有電源供電要求會導(dǎo)致建立FPGA電源樹，這也將帶來特殊需求，影響電源轉(zhuǎn) 換器的選擇和使用。例如，很多先進(jìn)的FPGA要求排序—— 即，F(xiàn)PGA中不同的資源有不同的電壓軌，必須在其他資源 上電之前供電。
這就要求每一電源供電都有使能引腳，在 電源接通時能夠通信，調(diào)節(jié)到所要求的電壓。EN6360QI等 多種Enpirion器件具有“Power OK”或者“Power Good”引 腳，支持這一功能，這些引腳可以用于向系統(tǒng)控制器或者排 序器件發(fā)出信號，某一FPGA輸入已經(jīng)接通電源，可以開始 下一排序步驟。

7 數(shù)字控制
另一常見的系統(tǒng)電源要求是能夠進(jìn)行遠(yuǎn)程監(jiān)視——在 這一過程中，可以遠(yuǎn)程測量系統(tǒng)參數(shù)，與接收系統(tǒng)通信，實 現(xiàn)監(jiān)視。要實現(xiàn)更智能的系統(tǒng)電源監(jiān)視和優(yōu)化功能，輸入電 壓、輸出電壓、輸出/負(fù)載電流和溫度等參數(shù)都是非常重要 的信息。例如，系統(tǒng)設(shè)計人員希望能夠監(jiān)視負(fù)載電流和溫 度，以確保FPGA按照預(yù)期工作，能夠通知系統(tǒng)管理人員去 查看或者替換不正常工作或者過熱的FPGA電路板。另一個 實例是系統(tǒng)設(shè)計人員希望能夠記錄FPGA在各種應(yīng)用情況下 的功耗，利用這些信息動態(tài)的調(diào)節(jié)某些FPGA性能，或者調(diào) 節(jié)系統(tǒng)中不需要的某些部分，以便降低系統(tǒng)功耗，實現(xiàn)更綠 色、性價比更高的最終設(shè)備。可以通過幾種方式來實現(xiàn)這類 系統(tǒng)狀態(tài)監(jiān)視功能，而最簡單、最便宜、最緊湊的方式是使 用集成了遠(yuǎn)程監(jiān)視功能和相應(yīng)的通信總線的電源調(diào)節(jié)器。
Altera的Arria 10 FPGA和SoC還集成了低功耗特性，與先進(jìn)的電源轉(zhuǎn)換器相結(jié)合后，實現(xiàn)了最低功耗。一個基本的實例是智能電壓ID (SmartVID)，利用這一特性，F(xiàn)PGA與兼容電源通信，將內(nèi)核電壓軌盡可能動態(tài)調(diào)整到最小，而且 不會犧牲系統(tǒng)性能。兼容電源通過業(yè)
界標(biāo)準(zhǔn)接口和控制功 能支持這類通信，例如，并行VID接口或者PMBus接口等， 完成對輸出電壓的調(diào)整。圖4所示是怎樣在FPGA系統(tǒng)中實現(xiàn) SmartVID的一個實例。一個實例解決方案是Altera支持PMBus的ED8101P0xQI 單相數(shù)字控制器，與ET4040QI大電流電源
配對使用，支持 FPGA用戶實現(xiàn)多種遠(yuǎn)程監(jiān)視和低功耗特性。這包括：
● 監(jiān)視系統(tǒng)輸入和輸出參數(shù)，例如，電壓、電流和溫 度。
●   監(jiān)視系統(tǒng)故障，例如，過壓和欠壓以及過熱狀態(tài)等。
●   動態(tài)輸出電壓調(diào)整，以支持SmartVID特性。
要實現(xiàn)SmartVID特性，F(xiàn)PGA應(yīng)通過PMBus接口，確定 與電壓調(diào)節(jié)器系統(tǒng)之間所需的VCC電壓和通信，電壓調(diào)節(jié)器 系統(tǒng)是內(nèi)核電源軌電源轉(zhuǎn)換器總體解決方案。使用上面介紹 的Enpirion解決方案，可以采用ED8101P0xQI實現(xiàn)電源管理 控制器，采用ET4040QI實現(xiàn)電壓調(diào)節(jié)器。

8 硬件設(shè)計
由于很多系統(tǒng)硬件設(shè)計有可能影響設(shè)計的復(fù)雜程度、周 期和成本，因此，盡早規(guī)劃FPGA設(shè)計的電源樹非常關(guān)鍵。 而在設(shè)計開始時很難明確電源需求，因此，仔細(xì)考慮FPGA 功耗估算有助于幫助用戶建立與最終的最優(yōu)設(shè)計非常接近的 電源樹。這樣做的第一個優(yōu)點是硬件設(shè)計人員即使是在剛開 始電路板設(shè)計時也能夠正確的放置所需的電源轉(zhuǎn)換器。用戶 增加了更多的功能，導(dǎo)致電路板上的元器件越來越多，而外 形卻越來越小，F(xiàn)PGA系統(tǒng)面臨更大的印刷電路板(PCB)密度 難題，因此這一優(yōu)點非常重要。如果在PCB布板期間沒有規(guī) 劃電源樹，那么用戶面臨的風(fēng)險是不得不把電源轉(zhuǎn)換器放在 距離FPGA很遠(yuǎn)的不理想的位置，這有很多缺點。例如，用 戶可能不得不把相應(yīng)的電源轉(zhuǎn)換器放到PCB空間有限的不合 適的電路板位置上，這些地方散熱、解決方案的體積以及與 FPGA的距離會帶來很大的硬件難題，包括需要采用較大而
且很昂貴的體電容等，而且還劣化了性能。更糟的是，用戶有可能根本沒有足夠的空間來放置電源轉(zhuǎn)換器。
     早期電源樹規(guī)劃的第二個優(yōu)點是設(shè)計非常靈活，不需 要大規(guī)模的重新設(shè)計，就能夠滿足最終FPGA設(shè)計的功耗需 求。FPGA的核心能力是能夠集成特性和功能，即使是在設(shè) 計過程中也能如此，集成度越高，功耗特性就越好。當(dāng)最初 設(shè)計非常不精確時，在設(shè)計快結(jié)束時調(diào)整并優(yōu)化最初的電源 樹，要比設(shè)計新電源樹容易得多，也快很多。公司在面臨盡 快交付產(chǎn)品壓力的大環(huán)境下，降低修改規(guī)劃不好的電源樹造 成的電路板重制的風(fēng)險和成本，減少在重制上所花的額外時 間，這是很大的優(yōu)勢，能夠幫助系統(tǒng)設(shè)計人員搶在競爭對手 之前更快的將產(chǎn)品推向市場，盡早獲得收益。Altera為規(guī)劃和建立FPGA電源樹提供了很多工具，如 表2所述。

9 結(jié)論
雖然只能以“看情況而定”來回答用戶怎樣對FPGA供 電這一問題，理解FPGA設(shè)計和應(yīng)用怎樣影響功耗和電源供 電要求會讓設(shè)計更清晰，更容易成功。FPGA功耗的主要來 源是靜態(tài)和動態(tài)功耗要求，動態(tài)功耗主要取決于每一個獨特 的FPGA設(shè)計。但是，不論什么樣的設(shè)計，F(xiàn)PGA電源供電設(shè)計都有一 些常見的要求，這有助于簡化并指導(dǎo)系統(tǒng)設(shè)計決定。Altera的 Enpirion電源解決方案設(shè)計滿足了這些苛刻的FPGA電源要求。 例如，采用Enpirion的低波紋、快速瞬時響應(yīng)電源轉(zhuǎn)換 器，可以保證在所有負(fù)載條件下滿足無縫工作嚴(yán)格
的靜態(tài)和 動態(tài)內(nèi)核電壓要求。相似的，敏感的FPGA電壓軌使用低噪 聲Enpirion PowerSoC而不是線性調(diào)節(jié)器，保證了能夠達(dá)到信 號完整性、電源效率和散熱預(yù)算目標(biāo)。最后，使用Enpirion 具有PMBus的ED8101P0xQI數(shù)字控制器和ET4040QI大電流電 源等先進(jìn)的電源轉(zhuǎn)換器解決方案，能夠?qū)崿F(xiàn)獨具優(yōu)勢的系統(tǒng)特性，例如遠(yuǎn)程監(jiān)視和低功耗等。在靈活的FPGA設(shè)計中，電源的確是系統(tǒng)級問題，要求 盡可能估算FPGA的功耗，盡早設(shè)計好電源樹，以滿足設(shè)計 獨特的需求。其優(yōu)點是能夠以更少的資源更迅速的完成最優(yōu) 系統(tǒng)設(shè)計，以合適
的性能特性獲得強大的競爭優(yōu)勢。