新聞中心

EEPW首頁 > EDA/PCB > 業(yè)界動態(tài) > 才攻破7nm 三星宣布5nm、4nm、3nm工藝,直逼物理極限!

才攻破7nm 三星宣布5nm、4nm、3nm工藝,直逼物理極限!

作者: 時間:2018-05-25 來源:快科技 收藏
編者按:這兩年,三星電子、臺積電在半導體工藝上一路狂奔,雖然有技術(shù)之爭但把曾經(jīng)的領(lǐng)導者Intel遠遠甩在身后已經(jīng)是不爭的事實。

  在美國舉行的工藝論壇SFF 2018 USA之上,更是宣布將連續(xù)進軍、4nm、3nm工藝,直逼物理極限!

本文引用地址:http://m.butianyuan.cn/article/201805/380482.htm


三星宣布5nm、4nm、3nm工藝!全新晶體管架構(gòu)


  7LPP (7nm Low Power Plus)

  將在7LPP工藝上首次應(yīng)用EUV極紫外光刻技術(shù),預(yù)計今年下半年投產(chǎn)。關(guān)鍵IP正在研發(fā)中,明年上半年完成。

  5LPE ( Low Power Early)

  在7LPP工藝的基礎(chǔ)上繼續(xù)創(chuàng)新改進,可進一步縮小芯片核心面積,帶來超低功耗。

  4LPE/LPP (4nm Low Power Early/Plus)

  最后一次應(yīng)用高度成熟和行業(yè)驗證的FinFET立體晶體管技術(shù),結(jié)合此前5LPE工藝的成熟技術(shù),芯片面積更小,性能更高,可以快速達到高良率量產(chǎn),也方便客戶升級。

  3GAAE/GAAP (3nm Gate-All-Around Early/Plus)

  Gate-All-Around就是環(huán)繞柵極,相比于現(xiàn)在的FinFET Tri-Gate三柵極設(shè)計,將重新設(shè)計晶體管底層結(jié)構(gòu),克服當前技術(shù)的物理、性能極限,增強柵極控制,性能大大提升。

  三星的GAA技術(shù)叫做MBCFET(多橋通道場效應(yīng)管),正在使用納米層設(shè)備開發(fā)之中。

  大家可能以為三星的工藝主要用來生產(chǎn)移動處理器等低功耗設(shè)備,但其實在高性能領(lǐng)域,三星也準備了殺手锏,大規(guī)模數(shù)據(jù)中心、AI人工智能、ML機器學習,7LPP和后續(xù)工藝都能提供服務(wù),并有一整套平臺解決方案。

  比如高速的100Gbps+ SerDes(串行轉(zhuǎn)換解串器),三星就設(shè)計了2.5D/3D異構(gòu)封裝技術(shù)。

  而針對5G、車聯(lián)網(wǎng)領(lǐng)域的低功耗微控制器(MCU)、下代聯(lián)網(wǎng)設(shè)備,三星也將提供全套完整的交鑰匙平臺方案,從28/18nm eMRA/RF到10/8nm FinFET任君選擇。


三星宣布5nm、4nm、3nm工藝!全新晶體管架構(gòu)


關(guān)鍵詞: 三星 5nm

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉