Achronix高度可編程的嵌入式FPGA解決方案

作者/ Achronix Semiconductor 戰(zhàn)略規(guī)劃和業(yè)務(wù)發(fā)展高級總監(jiān) Mike Fitton

當(dāng)前我們正處于蜂窩連接的一個轉(zhuǎn)換時期，無所不在的無線通信這一未來正在到來，而且推動了全世界移動電話擁有量達到了75億臺（數(shù)據(jù)來自世界銀行）。包括中國許多地區(qū)也是一樣，每百人的移動電話擁有量已經(jīng)大大超過了固定電話的擁有量。

展望未來十年，5G的發(fā)展將會使無線基礎(chǔ)設(shè)施將會變得更加的無所不在，甚至還將與我們生活的方方面面更緊密地結(jié)合在一起。5G在繼續(xù)推進以前的蜂窩移動標(biāo)準(zhǔn)持續(xù)推動帶寬擴展這種范式的基礎(chǔ)上，還將推動一系列新的設(shè)備和應(yīng)用模式的產(chǎn)生。

由此帶來關(guān)鍵的趨勢包括：

1)為增強移動寬帶（eMBB）和其他應(yīng)用提供擴展的帶寬，特別是將推動瞬時可用帶寬提升到目前吞吐量的10倍。

2)連接到更多更多的設(shè)備，這將得益于物聯(lián)網(wǎng)對蜂窩通信連接需求的持續(xù)增長?，F(xiàn)在的預(yù)測是到2020年將有500億臺通過蜂窩移動通信網(wǎng)絡(luò)連接的設(shè)備，雖然現(xiàn)有標(biāo)準(zhǔn)可以滿足這些需求的大部分，但是在3GPP Release 16中的大規(guī)模機器類別通信（mMTC）的現(xiàn)有規(guī)范將發(fā)揮更大的推動作用。

3)新的應(yīng)用模式將廣泛興起，從而激發(fā)對移動設(shè)備以及蜂窩移動通信基礎(chǔ)設(shè)施的新要求，例如mMTC支持的低帶寬、低功耗、長電池巡航時間的物聯(lián)網(wǎng)應(yīng)用，以及高帶寬、低延遲的新一代車聯(lián)網(wǎng)通信。

4)信息的邊緣解析以及移動邊緣計算，這和現(xiàn)有網(wǎng)絡(luò)世界中數(shù)據(jù)由中心化處理轉(zhuǎn)向更高效、更低延遲的邊緣處理是一樣的。

盡管前景讓人興奮不已，但是5G對吞吐量、可靠性、普及性和邊緣計算的要求，正在為現(xiàn)有的通信基礎(chǔ)設(shè)備帶來巨大的、新的挑戰(zhàn)，包括：

1)對低延遲和更高數(shù)據(jù)吞吐量不斷增加的需求，使這些解決方案為了高效處理數(shù)據(jù)而轉(zhuǎn)向一種更加優(yōu)化的數(shù)據(jù)流水線，例如傳輸時間間隔（TTI）這一重要的時間單位將從1ms縮短到0.2ms。

2)應(yīng)用模式和需求的不斷增加意味著不可能再是“一種模式打天下”，這將需要一種基于產(chǎn)品或技術(shù)組合的模式，也就是說需要在不同的部署模式間盡可能地實現(xiàn)設(shè)計重用的最大化，如從小基站、到宏基站再到Cloud RAN。

3)特別需要的是用靈活性來滿足新的和未來出現(xiàn)的應(yīng)用模式，更直白地說就是大家都期望這些解決方案應(yīng)該做到面向未來不過時，可以適應(yīng)來自最終客戶和運營商的新的和未預(yù)見到需求。更進一步地說明就是：這種能夠可編程的、面向未來的解決方案可以支持改善上市時間。因而在ASIC或SoC流片之前不再必須完全固定設(shè)計，在規(guī)范最終確定時可能產(chǎn)生的變化將由可編程硬件的方式來應(yīng)對。

Achronix高度可編程的嵌入式FPGA解決方案

諸如Achornix的Speedcore? eFPGA這類高度可編程的嵌入式FPGA解決方案可為5G系統(tǒng)帶來更快的上市時間。例如，沒有必要把一款SoC的流片推遲到5G標(biāo)準(zhǔn)最終確立之后，后期發(fā)生的需求變化可以用軟件或者可編程硬件來解決。這是一種非常強大的優(yōu)勢，可以用來面對5G早期部署中持續(xù)的、甚至不斷增加的壓力，以及一直不斷會發(fā)生的新標(biāo)準(zhǔn)融合。

與一款獨立的FPGA芯片相比，Speedcore eFPGA提供了獨有的優(yōu)勢：

1)更高的性能。一個eFPGA是通過并行的接口直接連接到（沒有I/O緩沖器）ASIC上的，從而提供了顯著更高的數(shù)據(jù)吞吐量，而延遲可以用一位數(shù)的時鐘周期來計算。延遲在需要對快速變化的數(shù)據(jù)流情況進行實時反應(yīng)時是至關(guān)重要的。

2)低功耗：

在一款獨立的FPGA芯片中，可編程的I/O線路占據(jù)了總功耗的一半；而一款eFPGA采用直接線路連接到SoC，從整體上消除了大量的可編程I/O緩沖器。

一款eFPGA可以根據(jù)最終應(yīng)用的要求來準(zhǔn)確地選擇規(guī)模大小，而且生產(chǎn)工藝技術(shù)也可以用來對性能和功耗之間的平衡進行微調(diào)。

3)更低的系統(tǒng)成本：

一款eFPGA的晶粒面積比一款等效的獨立FPGA面積小很多，這是因為可編程的I/O緩沖器、不需要的DSP和存儲單元、以及超出預(yù)期的查找表和寄存器都可以被消除掉。

4)更高的系統(tǒng)可靠性和良率。將FPGA功能集成到一款A(yù)SIC中，可以改善系統(tǒng)級的信號完整性，并消除了因為在PCB板上安裝獨立FPGA芯片所帶來的可靠性和良率損失。