嵌入式FPGA IP助力5G芯片快速上市

作者 Mike Fitton

　　展望未來十年，5G的發(fā)展將會使無線基礎(chǔ)設(shè)施將會變得更加無所不在，甚至還將與我們生活的方方面面更緊密地結(jié)合在一起。5G在繼續(xù)推進(jìn)以前的蜂窩移動標(biāo)準(zhǔn)持續(xù)推動帶寬擴(kuò)展這種范式的基礎(chǔ)上，還將推動一系列新的設(shè)備和應(yīng)用模式的產(chǎn)生。

　　盡管前景讓人興奮不已，但是5G對吞吐量、可靠性、普及性和邊緣計算的要求，正在為現(xiàn)有的通信基礎(chǔ)設(shè)備帶來巨大的、新的挑戰(zhàn)包括：

　　1)對低延遲和更高數(shù)據(jù)吞吐量不斷增加的需求，使這些解決方案為了高效處理數(shù)據(jù)而轉(zhuǎn)向一種更加優(yōu)化的數(shù)據(jù)流水線，例如傳輸時間間隔(TTI)這一重要的時間單位將從1 ms縮短到0.2 ms。

　　2)應(yīng)用模式和需求的不斷增加意味著不可能再是“一種模式打天下”，這將需要一種基于產(chǎn)品或技術(shù)組合的模式，也就是說需要在不同的部署模式間盡可能地實現(xiàn)設(shè)計重用的最大化，如從小基站到宏基站，再到Cloud RAN。

　　3)特別需要的是用靈活性來滿足新的和未來出現(xiàn)的應(yīng)用模式，更直白地說就是大家都期望這些解決方案應(yīng)該做到面向未來不過時，可以適應(yīng)來自最終客戶和運(yùn)營商的新的和未預(yù)見到的需求。更進(jìn)一步地說明就是：這種能夠可編程的、面向未來的解決方案可以支持改善上市時間。因而在ASIC或SoC流片之前不再必須完全固定設(shè)計，在規(guī)范最終確定時可能產(chǎn)生的變化將由可編程硬件的方式來應(yīng)對。

Achronix高度可編程的嵌入式FPGA解決方案

　　諸如Achornix的Speedcore? eFPGA(嵌入式FPGA)這類高度可編程的嵌入式FPGA解決方案可為5G系統(tǒng)帶來更快的上市時間。例如，沒有必要把一款SoC的流片推遲到5G標(biāo)準(zhǔn)最終確立之后，后期發(fā)生的需求變化可以用軟件或者可編程硬件來解決。這是一種非常強(qiáng)大的優(yōu)勢，可以用來面對5G早期部署中持續(xù)的、甚至不斷增加的壓力，以及一直不斷會發(fā)生的新標(biāo)準(zhǔn)融合。