基于多種微處理器的工作控制系統(tǒng)共用存儲(chǔ)體的研究與實(shí)現(xiàn)

摘要：基于多種微處理器的工業(yè)控制系統(tǒng)中共用存儲(chǔ)體的方法，論述了多微處理器的工業(yè)控制系統(tǒng)共用存儲(chǔ)體的工作原理和電路結(jié)構(gòu)，解決了在多種微處理器系統(tǒng)中同時(shí)訪問(wèn)共用存儲(chǔ)體問(wèn)題。使上位機(jī)系統(tǒng)與下位機(jī)系統(tǒng)的數(shù)據(jù)傳輸由一般的工業(yè)控制總線級(jí)上升為處理器訪問(wèn)存儲(chǔ)器級(jí)，且保證了控制系統(tǒng)數(shù)據(jù)傳輸?shù)目煽啃浴?/p>本文引用地址：http://m.butianyuan.cn/article/201808/387615.htm

關(guān)鍵詞：控制系統(tǒng) 微處理器 共用存儲(chǔ)體

隨著計(jì)算機(jī)技術(shù)、微電子技術(shù)、網(wǎng)絡(luò)技術(shù)和自動(dòng)控制系統(tǒng)的發(fā)展，基于多種微處理器的計(jì)算機(jī)控制系統(tǒng)已大規(guī)模應(yīng)用于工業(yè)控制領(lǐng)域。這種體系結(jié)構(gòu)一般都由上位機(jī)系統(tǒng)和下位機(jī)系統(tǒng)組成，上位機(jī)系統(tǒng)可以充分利用豐富的軟件資源、強(qiáng)大的系統(tǒng)和網(wǎng)絡(luò)功能，進(jìn)行人機(jī)交互操作、數(shù)據(jù)分析、數(shù)據(jù)處理、數(shù)據(jù)存儲(chǔ)以及網(wǎng)絡(luò)的連接，以形成工業(yè)控制系統(tǒng)的局域網(wǎng)絡(luò);下位系統(tǒng)則使用控制功能強(qiáng)、抗電磁干擾好、易于開(kāi)發(fā)、具有智能的控制系統(tǒng)如單片機(jī)系統(tǒng)、PLC等，主要用于數(shù)據(jù)采集、數(shù)據(jù)轉(zhuǎn)換等一些具有特殊要求的工業(yè)控制過(guò)程。上位、下位機(jī)系統(tǒng)采用傳統(tǒng)的RS- 485或其它總線方式連接，如圖1所示。

這種系統(tǒng)結(jié)構(gòu)方式主要存在抗電磁干擾性能較差、網(wǎng)絡(luò)及數(shù)據(jù)傳輸慢和硬件資源浪費(fèi)等問(wèn)題，整個(gè)系統(tǒng)還存在高性能CPU、存儲(chǔ)器與低性能傳輸系統(tǒng)之間的矛盾，不適合用于高速數(shù)據(jù)采集系統(tǒng)中。

隨著技術(shù)的發(fā)展以及控制對(duì)象生產(chǎn)工藝的要求，工業(yè)控制系統(tǒng)具有更高的實(shí)時(shí)性，對(duì)數(shù)據(jù)的采集和傳輸有了更高的要求，因此以上述方式組成的控制系統(tǒng)的缺點(diǎn)越來(lái)越突出。為了解決上述問(wèn)題，作者將下位機(jī)系統(tǒng)作為上位機(jī)系統(tǒng)的功能擴(kuò)充板，以減少上位機(jī)系統(tǒng)與下位機(jī)數(shù)據(jù)傳輸?shù)木嚯x，提高數(shù)據(jù)傳輸速率以及準(zhǔn)確性，減少電磁干擾。

下位機(jī)系統(tǒng)由CPU、RAM、ROM、數(shù)據(jù)緩沖器、數(shù)據(jù)鎖存器、A/D(或D /A)轉(zhuǎn)換電路等單元組成，使用上位機(jī)系統(tǒng)的電源、數(shù)據(jù)線、地址線和信號(hào)控制線，減少了數(shù)據(jù)經(jīng)網(wǎng)絡(luò)傳輸過(guò)程，避免了由于傳輸線路受電磁干擾帶來(lái)的一系列問(wèn)題。數(shù)據(jù)存儲(chǔ)體系采用上位、下位機(jī)系統(tǒng)都可以訪問(wèn)的高速存儲(chǔ)器解決了由于傳輸問(wèn)題而導(dǎo)致的瓶頸，充分發(fā)揮高速存儲(chǔ)體性能，提高了數(shù)據(jù)傳輸?shù)乃俣?。上拉機(jī)系統(tǒng)系統(tǒng)使用TCP/IP通訊協(xié)議，連接多個(gè)上位機(jī)系統(tǒng)構(gòu)成控制系統(tǒng)網(wǎng)絡(luò)。

1 工作原理

以上位機(jī)系統(tǒng)的工業(yè)IPC機(jī)和下位機(jī)系統(tǒng)的HD64180為例介紹系統(tǒng)的工作原理。電路原理圖如圖2所示。

下位機(jī)系統(tǒng)由CPU、數(shù)據(jù)存儲(chǔ)器、數(shù)據(jù)緩沖器、數(shù)據(jù)鎖存器以及譯碼電路等組成?？勺鳛樯衔粰C(jī)的一個(gè)外部設(shè)備，使用地址可在I/O保留區(qū)C0H之后，目的是避免與上位機(jī)其它外部設(shè)備的地址產(chǎn)生沖突[1]。由于存儲(chǔ)體使用了上位機(jī)系統(tǒng)的部分?jǐn)?shù)據(jù)線、地址線和控制信號(hào)線，可能產(chǎn)生上位、下位機(jī)系統(tǒng)同時(shí)對(duì)高速存儲(chǔ)體訪問(wèn)的沖突，為了解決此問(wèn)題，在下位機(jī)系統(tǒng)中使用兩組高速存儲(chǔ)體A、B。存儲(chǔ)體的地址在下位機(jī)系統(tǒng)中可安排在ROM的地址之后，在上位機(jī)系統(tǒng)中則在A000H之后，目的是避免與上位機(jī)系統(tǒng)內(nèi)部存儲(chǔ)器地址產(chǎn)生沖突。數(shù)據(jù)緩沖與鎖存采用單、雙向總線收發(fā)器將上位、下位機(jī)系統(tǒng)的數(shù)據(jù)線、地址線和控制信號(hào)線對(duì)存儲(chǔ)體的操作隔離，通過(guò)對(duì)總線收發(fā)器使能端的控制決定CPU對(duì)存儲(chǔ)體的訪問(wèn)。因此，對(duì)存儲(chǔ)體的讀、寫控制權(quán)在任一時(shí)刻只能屬于兩個(gè)CPU之一。

2 電路結(jié)構(gòu)

為了保證存儲(chǔ)數(shù)據(jù)的連續(xù)性，下位機(jī)在系統(tǒng)的CPU即將對(duì)存儲(chǔ)體A的末地址進(jìn)行操作時(shí)，發(fā)出轉(zhuǎn)體信號(hào)。上位機(jī)系統(tǒng)響應(yīng)后，控制總線收發(fā)器的使能端使存儲(chǔ)體B與上位機(jī)系統(tǒng)總線隔離，則與下位機(jī)系統(tǒng)總線連通進(jìn)行數(shù)據(jù)存儲(chǔ)操作，而上位機(jī)系統(tǒng)可以對(duì)存儲(chǔ)體A進(jìn)行讀寫。電路中使用兩片存儲(chǔ)器構(gòu)成存儲(chǔ)體，CPU對(duì)存儲(chǔ)體的使用由轉(zhuǎn)體控制信號(hào)通過(guò)反相器決定，保證對(duì)存儲(chǔ)體的操作在任意時(shí)刻只屬于兩個(gè) CPU之一。當(dāng)上位機(jī)系統(tǒng)對(duì)存儲(chǔ)體A操作時(shí)，U1、U2處于導(dǎo)通狀態(tài)，U3、U4、U5、U6處于隔離狀態(tài)，而U7、U8對(duì)于下位機(jī)系統(tǒng)來(lái)講則處于導(dǎo)通狀態(tài)。因此，系統(tǒng)中不會(huì)發(fā)生不同CPU對(duì)同一存儲(chǔ)體進(jìn)行競(jìng)爭(zhēng)的事件。

使用這種體系結(jié)構(gòu)不僅有效地解決了工業(yè)控制系統(tǒng)中不同微處理器使用同一存儲(chǔ)體的問(wèn)題，而且解決了不同CPU使用高速存儲(chǔ)器由于傳輸問(wèn)題而帶來(lái)的瓶頸，使上位機(jī)系統(tǒng)與下位機(jī)系統(tǒng)的數(shù)據(jù)傳輸由一般的工業(yè)控制總線級(jí)上升為處理器訪問(wèn)存儲(chǔ)器級(jí)，且保證了控制系統(tǒng)數(shù)據(jù)傳輸?shù)目煽啃浴Ｗ髡呤褂么朔绞襟w系結(jié)構(gòu)開(kāi)發(fā)了多種數(shù)據(jù)采集與處理系統(tǒng)，已在多個(gè)領(lǐng)域成功使用。