新聞中心

EEPW首頁(yè) > EDA/PCB > 業(yè)界動(dòng)態(tài) > 3D封裝技術(shù)英特爾有何獨(dú)到之處

3D封裝技術(shù)英特爾有何獨(dú)到之處

作者: 時(shí)間:2019-01-25 來源:CHIP中文版 收藏
編者按:在半導(dǎo)體領(lǐng)域,3D技術(shù)帶來的革命更嘆為觀止,早些年的FinFET和3D NAND只是個(gè)開始。從去年12月初英特爾公布新架構(gòu)路線,到1月初CES 2019上拿出M.2 SSD大小的整臺(tái)電腦,這樣的速度,你不得不更上!

  多IP組合靈活(異構(gòu)),并且占用面積小、功耗低,是Foveros最顯著的特點(diǎn)。特別是結(jié)合上10nm制程,摩爾定律從晶體管密度(2D)到空間布局(3D)兩個(gè)維度得到延續(xù)。

本文引用地址:http://m.butianyuan.cn/article/201901/397133.htm

  Lakefield是在CES 2019上披露的全新客戶端平臺(tái)的代號(hào),該平臺(tái)支持超小型主板,有利于 OEM 靈活設(shè)計(jì),打造各種創(chuàng)新的外形設(shè)計(jì)。該平臺(tái)采用異構(gòu) 技術(shù),并具備英特爾混合CPU架構(gòu)功能。借助Foveros,英特爾可以靈活搭配3D堆疊獨(dú)立芯片組件和技術(shù)IP模塊,如I/O和內(nèi)存?;旌螩PU架構(gòu)將之前分散獨(dú)立的CPU內(nèi)核結(jié)合起來,支持各自在同一款10nm產(chǎn)品中相互協(xié)作:高性能Sunny Cove內(nèi)核與4個(gè)Atom內(nèi)核有機(jī)結(jié)合,可有效降低能耗。英特爾宣布預(yù)計(jì)將于2019年下半年推出使用這種全新3D堆疊技術(shù)的產(chǎn)品。

  這顆Foveros 技術(shù)打造的硬幣大小的芯片,從下至上,依次是封裝基底(Package)、底層芯片(Bottom Chip)、中介層(Active Interposer,中介層上的上層芯片可以包括各種功能,如計(jì)算、圖形、內(nèi)存、基帶等。中介層上帶有大量特殊的TSV 3D硅穿孔,負(fù)責(zé)聯(lián)通上下的焊料凸起(Solder Bump),讓上層芯片和模塊與系統(tǒng)其他部分通信。



關(guān)鍵詞: 3D封裝 英特爾

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉