ISSCC 2019論文之引人矚目的高速接口

　　2)60Gb/s DSP Based TRX from Huawei Canada

　　這是一篇來自華為加拿大研究所的文章。

　　整體采用了較為通用的結(jié)構(gòu)，接收端CTLE接4-路Time Interleaved的ADC，每路Track Hold驅(qū)動(dòng)8個(gè)SAR ADC(2-7b可調(diào))，這差不多是基于DSP的56Gb/s RX的標(biāo)準(zhǔn)做法了。發(fā)射端采用Half Rate，帶Phase Interpolator，3個(gè)Tap的FFE，這些都是業(yè)界常用。

　　這篇文章的亮點(diǎn)在于芯片上集成了巨多的傳感器(溫度、工藝、閾值電壓等等)、可調(diào)電路，理論上可以針對(duì)不同的channel、環(huán)境和BER要求去優(yōu)化功耗。去年的ISSCC也有一篇類似的思路，通過改變Flash ADC的位數(shù)來調(diào)整Power/BER trade-off，感興趣可以去看看。華為的這篇可調(diào)的位置更多，完成度也更高，最后給的測試結(jié)果表明通過Adaptive大約可以降低30%的功耗。

　　但我有兩點(diǎn)疑問。一是成本問題。在模擬電路里，尤其是高速電路，每一個(gè)可調(diào)都是有成本的，晶體管開關(guān)總會(huì)引入額外的寄生電容寄生電阻，在這顆芯片里這個(gè)成本有多大?相比帶來的好處值不值?論文里沒有給出具體的數(shù)值，因此光看論文很難得出結(jié)論。二是Adaptive算法問題。這里面的調(diào)節(jié)點(diǎn)位實(shí)在太多了，而且很多是不相關(guān)的，需要處理工藝、溫度、channel損耗、BER等等，怎么做Adaptive?這么大的掃描空間，如果暴力掃描，那握手時(shí)間太長了，肯定沒法用。如果用一些策略，那會(huì)不會(huì)困在某個(gè)局部壞點(diǎn)出不來?如果不能很魯棒的Adaptive，那實(shí)用價(jià)值就少了很多?？上н@些數(shù)據(jù)同樣不可能從論文中看到.

　　還有一點(diǎn)，這篇的全局時(shí)鐘采用單端反相器來傳，應(yīng)該可以省一些功耗。但似乎這樣用的很少，一般都是兩根線傳差分時(shí)鐘，理論上對(duì)電源地噪聲較好，而且對(duì)Return Path要求也較低。