EUV技術開啟DRAM市場新賽程
加入技術交流群
SK海力士公司在7月12日表示，本月已經開始生產10納米8Gb LPDDR4移動DRAM —— 他們將在該內存芯片生產中應用極紫外（EUV）工藝，這是SK海力士首次在其DRAM生產中應用EUV。
本文引用地址：http://m.butianyuan.cn/article/202107/427051.htm根據SK海力士的說法，比起前一代規(guī)格的產品，第四代在一片晶圓上產出的DRAM數量增加了約25%，成本競爭力很高。新的芯片將在今年下半年開始供應給智能手機制造商，并且還將在2022年初開始生產的DDR5芯片中應用10納米EUV。
世界第三大DRAM制造商SK海力士發(fā)布聲明，正式啟用EUV光刻機閃存內存芯片，批量生產采用新一代10納米級第4代（1a）微細工藝的8Gbit（千兆位）LPDDR4。這則簡短資訊在半導體圈子中引發(fā)熱議，這預示著國際之間，新一輪半導體尖端技術的革新競爭正式開始。
DRAM制造進入EUV新時代
從原理層面上看，一個最簡單的、存儲一個Bit信息的DRAM Storage Cell的結構主要是由存儲電容（Storage Capacitor）、訪問晶體管（Access Transistor）、字線（Wordline）以及位線（Bitline）四部分組成。
其中，存儲電容通過存儲在其中的電荷的多和少，或者說電容兩端電壓差的高和低來表示邏輯上的1和0；訪問晶體管的導通和截止決定了允許或禁止對存儲所存儲的信息的讀取和改寫；字線決定了訪問晶體管的導通或者截止；位線則是外界訪問存儲電容的唯一通道。
對于一種這樣設計的器件，如何縮小其工藝尺寸，就成為了降低DRAM成本和尺寸的關鍵。
回顧DRAM過去多年的發(fā)展，在歷經了2008年的40nm級別、2010年的30nm級別的推進后，自2016年以來就一直在10nm級別（19nm到10nm或1X）徘徊，三大存儲廠商（三星、SK海力士和美光）也都推出了多代的工藝。當中的每一次升級，都涉及在某些維度上減小DRAM單元尺寸，以實現增加密度和降低功耗的目的。
了解DRAM演進歷史的人都知道，工藝的競爭是永恒的旋律。隨著產品的技術更新，半導體行業(yè)開始將代表著技術革新工藝節(jié)點的每一代產品用標注英文字母的方式命名。在進入20nm節(jié)點以后，通過三代工藝去制造DRAM，這就是1Xnm，1Ynm和1Znm。而這次SK量產的1anm DRAM則是第四代產品。
SK海力士對10納米級第四代DRAM實現量產對整個世界半導體市場都有著重要意義，它標志著采用EUV設備進行高精度DRAM的批量生產成為可能。
三大廠商先后出招
統(tǒng)計數據顯示，目前全球DRAM的市場份額主要控制在三星、SK海力士和美光手中。參考2020年Q3的市場份額占比，三星占據41.3%，SK海力士占28.2%，美光占25%。三家合計占了全行業(yè)近95%的市場份額。
在看到了EUV的機會后，三星、SK海力士和美光這三大DRAM大廠已經先后進入了EUV DRAM市場，或者至少已經公布了公司的EUV DRAM規(guī)劃。其中，三星是當中的先頭兵。
在DRAM領域，三星是最先宣布EUV DRAM進展的公司。得益于半導體制造領域的技術優(yōu)勢，早在去年3月份，三星便對外宣布基于EUV的第一代10nm DRAM（D1x）已完成其客戶評估，首批交付的模塊達到了100萬塊量級。
僅僅過去半年之后，三星再次放出消息稱，其位于韓國平澤的第二條生產線已開始量產業(yè)界首款采用EUV技術的16Gb LPDDR5，帶寬高達6400Mbps。三星估計，使用EUV工藝生產DDR5內存，其12英寸D1a晶圓的生產效率會比舊有的D1x工藝的生產力提升一倍。
三星總結了采用EUV技術生產DRAM的好處 —— 首先，可以用更小、更精細的形式繪制電路；其次，大幅節(jié)省了掩模成本和光刻處理步驟；第三，在相同的表面積中能夠存儲更多的數據；此外，芯片能耗更令人滿意。
如今，SK海力士已經成為全球第二家采用EUV光刻技術量產LPDDR產品的公司。SK海力士表示，在此前生產1y納米級產品過程中曾部分采用了EUV技術，事先完成了對其穩(wěn)定性的驗證，此次量產確保了EUV工藝技術的穩(wěn)定性，未來1a納米級DRAM都將采用EUV工藝進行生產。
相比之下，美光顯得比較謹慎。10納米級DRAM是今年1月，由美光首次出貨的，這給市場帶來了不小的震動。不過，美光將使用現有的氟化氬（ArF）工藝而不是EUV來生產該產品。與EUV工藝相比，現有的Arf工藝對于器件的高效率、以及超小型化會產生不利的影響。
不過，過去多年稍顯保守的美光也宣布，將在2024年生產基于EUV的DRAM。至此，三大DRAM大廠都跨入了EUV時代。
半導體行業(yè)正在準備迎接新的飛躍，全球DRAM市場領頭羊三星電子和SK海力士即將開啟“EUV DRAM”時代。
隨著制程工藝的提升，節(jié)點的進一步微縮，EUV的性能和成本正在不斷優(yōu)化，DRAM將迎來EUV時代只是早晚的問題。
以EUV的引入來實現技術上的領先，對存儲器廠商來說也是無可厚非?？紤]到DRAM產品的同質性，通過引入更高制程來獲得性能差異，從而獲得市占率，是一條已經驗證過無數次的絕招。
三星電子和海力士正尋求通過自己的EUV DRAM技術實現差異化，這可能會導致市場的寡頭壟斷結構發(fā)生變化，而這種情況本不可能改變。EUV DRAM將進一步擴大韓國半導體企業(yè)與中國半導體企業(yè)之間的差距。
只是這樣將促使行業(yè)競爭更趨白熱化，后進者如中國國內的DRAM廠商，如果要有所突破，勢必面臨更大的壓力。
不過光刻機廠商ASML估計，在DRAM芯片制造方面，每月每啟動100,000個晶圓制造項目，一層就需要1.5到2個EUV系統(tǒng)。因此，DRAM制造商需要考慮根據容量和產能來規(guī)劃相關設備。
EUV光刻機技術
為什么是EUV？所謂EUV，也就是Extreme ultraviolet lithography的簡稱。EUV光刻機技術是指在極紫外光下，通過反射投影光學系統(tǒng)，將反射掩模上的圖形投影成像在硅片表面的光刻膠上。這種技術的精細度極高，可以減少多種圖形制作中的重復步驟，提高圖形分辨率。
因為近幾年的科技競爭，大家對這個使用在荷蘭光刻機大廠ASML新型光刻機的技術并不陌生。得益于其波長特性以及先進的設計，EUV光刻機近年來被廣泛應用到先進工藝邏輯芯片的生產中。
但其實根據ASML在2018年的規(guī)劃，這也是一種會被存儲領域采用的新技術。
SK海力士方面表示，多年來，半導體光刻設備取得了許多進步，采用具有高數值孔徑 (NA) 的大透鏡或使用短波長光作為光源。然而，隨著柵極長度減小到30nm以下，現有沉浸式ArF光刻設備的圖案化能力達到了極限。
按照SK海力士的說法，半導體行業(yè)一直在準備以EUV光刻機實現10納米級規(guī)模的工藝。通過利用13.5nm波長的光，EUV光刻機較之現有的193nm的ArF實現更精細的半導體電路圖案，而無需進行多重圖案化。借助這種方式，能將處理步驟的數量減少了，因此制造時間比當前的多重圖案化技術（如四重圖案化技術(QPT)）更短，從而使EUV成為迄今為止唯一的突破。
三星方面也表示，EUV能夠幫助繪制更精細的電路，因此可以讓芯片在相同的表面積內存儲更多的數據。同時，使電路更精細意味著更多的邏輯門能夠安裝在單個芯片中。通過這樣的方式，就可以讓芯片變得更強大，更節(jié)能。在部署EUV后，芯片的表面積得到了更有效的利用，為此業(yè)內的人爭先恐后地為自己的生產線完善這項技術。
另外，EUV技術在DRAM中的應用讓增加傳輸速率的同時減少了20%的功耗，這將減少二氧化碳的排放，有利于踐行綠色發(fā)展觀。
然而，EUV設備和所需的基礎設施是昂貴的。此外，芯片公司在首次采用該技術時可能面臨產量問題。
雖然EUV能夠給DRAM供應商帶來不少好處，但為DRAM實施EUV面臨以下幾個挑戰(zhàn)：局部臨界尺寸均勻性（Local Critical Dimension Uniformity：LCDU），因為這種變化會改變電氣性能和蝕刻縱橫比；孔尺寸– EUV對孔尺寸敏感，并且加工窗口狹窄；薄抗蝕劑– EUV抗蝕劑非常薄，需要硬化。
EUV的一個主要問題是狹窄的工藝窗口；此外，當今的電容器間距極限大于40nm，這也是當前電容器圖案化的EUV極限。將來將需要更小的間距，并且工藝可變性需要提高30％以上，才能實現縮放。
EUV不足夠解決DRAM的微縮問題，這可能需要在3至5年后，引入一種新的DRAM架構。當中涉及的一個有趣的選擇是3D化，那就是將電容器從垂直結構變?yōu)槎询B的水平結構。
當前世界經濟正處于后復蘇時期，各個半導體廠商都不敢輕易擴大自身產能，而是致力于制程技術優(yōu)化來增加對市場的供應能力，利用EUV光刻機進行先進芯片的生產也被看作未來半導體市場的發(fā)展方向。
與三星、SK海力士等DRAM巨頭廠商相比，我國DRAM產業(yè)還處在發(fā)展階段，產業(yè)鏈相對薄弱。SK海力士對運用EUV光刻機技術進行1anm DRAM量產的實現，將拉開與其它廠商間的差距，搶占更多的市場份額，這會給我國的DRAM市場帶來強烈的沖擊。
評論