燦芯半導(dǎo)體推出兩項(xiàng)創(chuàng)新技術(shù)用于DDR物理層

一站式定制芯片及IP供應(yīng)商——燦芯半導(dǎo)體日前宣布推出用于高速DDR物理層中的Zero-Latency （零延遲）和True-Adaptive（真自適應(yīng)）兩項(xiàng)技術(shù)。這兩項(xiàng)技術(shù)已經(jīng)開(kāi)始在12/14 FinFET, 22/28nm的DDR4/LPDDR4,4x高性能物理層IP上進(jìn)行部署，將為客戶帶來(lái)更高效、更穩(wěn)定的全新體驗(yàn)。

Zero-Latency （零延遲） 技術(shù)在讀數(shù)據(jù)通路上，采用了兩種可選的、獨(dú)特的采樣方式進(jìn)行數(shù)據(jù)轉(zhuǎn)換，而不像其他DDR物理層供貨商采用FIFO進(jìn)行跨時(shí)鐘域轉(zhuǎn)換，此技術(shù)將延遲降低到最小，節(jié)省了硅面積。

True-Adaptive （真自適應(yīng)）技術(shù)始終對(duì)芯片內(nèi)的電壓溫度、芯片與顆粒之間的往返延遲的變化以及讀數(shù)據(jù)/讀數(shù)據(jù)選通信號(hào)的延遲偏差進(jìn)行跟蹤，選擇適當(dāng)?shù)臅r(shí)機(jī)進(jìn)行補(bǔ)償。采用這個(gè)技術(shù)后，用戶只需上電后進(jìn)行一次訓(xùn)練，之后即讓物理層自行跟蹤補(bǔ)償，可完全避免重新訓(xùn)練帶來(lái)的帶寬損失。

燦芯半導(dǎo)體工程副總裁劉亞?wèn)|表示：“燦芯半導(dǎo)體深耕DDR物理層技術(shù)多年，一直致力于創(chuàng)新架構(gòu)革新，采用基于這些技術(shù)的物理層IP的客戶正不斷增加，未來(lái)燦芯半導(dǎo)體也將致力于更好地滿足客戶需求，為客戶帶來(lái)更高的價(jià)值?！?/p>