新一代0.30毫米間距芯片級封裝（CSP）面臨的組裝和設計挑戰(zhàn)

　　引言

　　由于手持設備永無止境的小型化和需要更先進的功能，應對小型化的能力對于滿足這些要求至關重要。小型化可以通過多種方式實現，而本文將探討0.30毫米間距的芯片級封裝。關鍵是確保組裝的幾個選擇可以實現，并且應被看作技術工具盒。封裝內有源元件的裸片堆疊是提高印刷電路板組裝(PCBA)每個單元區(qū)功能的一種方式。但是，創(chuàng)建堆疊的裸片解決方案存在一些缺點。

　　首先，這個方法是一個定制解決方案。如果任何用到的裸片發(fā)生變化，則需要評估裸片堆疊以確定封裝是否需要改變，例如，裸片縮小可能改變整個封裝的結構。第二，如果封裝內的一個或多個裸片出現故障，整個單元必須廢棄，這會導致成本增加，這就是著名的“復合良率”問題。最后，協調多家半導體供應商為封裝廠提供裸片以進行裸片堆疊也是極具挑戰(zhàn)性的任務。

　　堆疊封裝(PiP)是提高印刷電路板組裝(PCBA)每個單元區(qū)功能的另外一種方式。PiP類似于裸片堆疊，但不是堆疊裸片，而是基帶封裝和內存封裝等完整的封裝進行堆疊并放入模具。這讓內存能夠在堆疊之前進行全面測試，但通常封裝成本高于堆疊裸片或PoP配置。

　　在PoP流程中，一個元件在單SMT流程中放到另外一個封裝上，以便全面利用產品的三個維度。底部元件的頂端的焊盤類似于印刷電路板上方用于連接頂端封裝的焊盤，每個封裝是一個單元，可以作為目前常規(guī)的集成電路封裝進行全面測試，其良品率與目前常見的良品率相當。堆疊的封裝可以在傳統(tǒng)SMT環(huán)境中處理，包含幾個立即可用的升級。因此，封裝堆疊實現了可配置的組件，并在供應鏈中帶來更高的靈活性。它可用于內存應用或包含內存的處理器，加快上市時間并更好地管理封裝測試和復合良率問題。

　　縮小間距無疑是有源元件最重大的挑戰(zhàn)之一，但這是實現小型化非常有效的方式。目前的主流是0.4-0.5毫米間距，0.3毫米間距正在到來。從0.5毫米到0.4毫米主要給設計、絲網印刷以及印刷電路板的質量帶來了多個挑戰(zhàn)。對于0.3毫米間距，有很多問題需要在投產前予以解決。兩個關鍵問題是確定是否適用絲網印刷或焊液/焊膏浸漬以及是否需要氮氣或更好的東西。

　　測試臺與材料

　　本研究中的測試臺類似于手機，但基于有關外部尺寸的IPC跌落測試臺JESD22-B111。面板尺寸為132mmx77mm(圖1)，由三個完全相同的部分組成。該電路板的表面涂層是有機表面防腐劑(OSP)，印刷電路板的一側使用了阻焊層限定(SMD)焊盤，而另一側使用非阻焊層限定(NSMD)焊盤。

　　用作測試臺的印刷電路板有四層，在外層使用無鹵素附樹脂銅皮(RCC)以實現更高質量的微孔，內層使用無鹵素FR4，整個印刷電路板的厚度是0.788毫米。由于銅焊盤很小，非阻焊層限定為0.20毫米而阻焊層限定為0.25毫米——而且需要很小的微孔，我們決定使用銅填充的微孔。

　　在之前對0.40毫米間距CSP的研究中，我們看到絲網印刷效果更好，因為焊膏有更大的粘貼面積，而所謂的微孔帶來的空間或多或少地消失在CSP和BGA隆起的連接處(圖2)。0.30毫米間距CSP元件(圖3)是菊鏈形式，涵蓋所有焊點。

　　焊膏選擇

　　我們的所有研究均使用4型SAC 305(Sn96.5Ag3Cu0.5)無鹵素焊膏，是廣泛地評估了印刷能力、間隙、隆起、焊點、浸潤和SIR(表面絕緣電阻)之后做出的。