新聞中心

EEPW首頁(yè) > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 邏輯門(mén)電路使用中的幾個(gè)實(shí)際問(wèn)題

邏輯門(mén)電路使用中的幾個(gè)實(shí)際問(wèn)題

作者: 時(shí)間:2011-07-25 來(lái)源:網(wǎng)絡(luò) 收藏
以上討論了幾種邏輯門(mén)電路特別是重點(diǎn)地討論了 TTL和CMOS兩種電路。在具體的應(yīng)用中可以根據(jù)要求來(lái)選用何種器件。器件的主要技術(shù)參數(shù)有傳輸延遲時(shí)間、功耗、噪聲容限,帶負(fù)載能力等,據(jù)此可以正確地選用一種器件或兩種器件混用。下面對(duì)幾個(gè)實(shí)際問(wèn)題,如不同門(mén)電路之間的接口技術(shù),門(mén)電路與負(fù)載之間的匹配等進(jìn)行討論。

一、各種門(mén)電路之間的接口問(wèn)題

  在數(shù)字電路或系統(tǒng)的設(shè)計(jì)中,往往由于工作速度或者功耗指標(biāo)的要求,需要采用多種邏輯器件混合使用 ,例如,TTL和CMOS兩種器件都要使用。由前面幾節(jié)的討論已知,每種器件的電壓和電流參數(shù)各不相同,因而需要采用接口電路,一般需要考慮下面三個(gè)條件:
  1.驅(qū)動(dòng)器件必須能對(duì)負(fù)載器件提供灌電流最大值。
  2.驅(qū)動(dòng)器件必須對(duì)負(fù)載器件提供足夠大的拉電流。
  3.驅(qū)動(dòng)器件的輸出電壓必須處在負(fù)載器件所要求的輸入電壓范圍
,包括高。低電壓值。
  其中條件1和2,屬于門(mén)電路的扇出數(shù)問(wèn)題,已在第四節(jié)作過(guò)詳細(xì)的分析。條件3屬于電壓兼容性的問(wèn)題。其余如噪聲容限、輸入和輸出電容以及開(kāi)關(guān)速度等參數(shù)在某些設(shè)計(jì)中也必須予以考慮。
  下面分別就CMOS門(mén)驅(qū)動(dòng)TTL 門(mén)或者相反的兩種情況的接口問(wèn)題進(jìn)行分析。

1.CMOS門(mén)驅(qū)動(dòng)TTL門(mén)

  在這種情況下,只要兩者的電壓參數(shù)兼容,不需另加接口電路,僅按電流大小計(jì)算出扇出數(shù)即可。
  下圖表示CMOS門(mén)驅(qū)動(dòng)TTL門(mén)的簡(jiǎn)單電路 。當(dāng)CMOS門(mén)的輸出為高電平時(shí),它為T(mén)TL負(fù)載提供拉電流,反之則提供灌電流。

例2.9.1——74HC00與非門(mén)電路用來(lái)驅(qū)動(dòng)一個(gè)基本的TTL反相器和六個(gè)74LS門(mén)電路。試驗(yàn)算此時(shí)的CMOS門(mén)電路是否過(guò)載?
解:
 ?。?)查相關(guān)手冊(cè)得接口參數(shù)如下:一個(gè)基本的TTL門(mén)電路,IIL=1.6mA,六個(gè)74LS門(mén)的輸入電流IIL=6×0.4mA=2.4mA??偟妮斎腚娏鱅IL(total)=1.6mA+2.4mA=4mA。
  (2)因74HC00門(mén)電路的IOL=IIL=4mA,所驅(qū)動(dòng)的TTL門(mén)電路未過(guò)載。

2. TTL門(mén)驅(qū)動(dòng)CMOS門(mén)

  此時(shí)TTL為驅(qū)動(dòng)器件,CMOS為負(fù)載器件。由手冊(cè)可知,當(dāng)TTL輸入為低電平時(shí) ,它的輸出電壓參數(shù)與CMOS HC的輸入電壓參數(shù)是不兼容的。例如,LSTTL的VOH(min)為2.7V,而HC CMOS的VIH(min)為3.5V。為了克服這一矛盾,常采用如上圖所示的接口措施。由圖可知,用上拉電阻Rp接到VDD可將TTL的輸出高電平電壓升到約5V,上拉電阻的值取決于負(fù)載器件的數(shù)目以及TTL和CMOS的電流參數(shù)。
  當(dāng)TTL驅(qū)動(dòng)CMO——HCT時(shí),由于電壓參數(shù)兼容 ,不需另加接口電路?;谶@一情況,在數(shù)字電路設(shè)計(jì)中 ,也常用CMOS——HCT當(dāng)作接口器件,以免除上拉電阻。

上拉電阻相關(guān)文章:上拉電阻原理


評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉